• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1991002999A1
    申请号:PCT/JP1990/001039
    申请日:1990-08-13
    公开日:1991-03-07
    发明作者:Hideaki Yamamoto；Haruo Matsumaru；Yasuo Tanaka；Ken Tsutsui；Toshihisa Tsukada；Kazuo Shirahashi；Akira Sasano；Yuka Matsukawa
    申请人:Hitachi, Ltd.；
    IPC主号:G02F1-00
    专利说明:
    [0001] 明 糸田 書 薄膜トラ ンジスタ基板、 その製造方法、 液晶表示パネ ル及ぴ液晶表示装置
    [0002] 〔技術分野〕
    [0003] 本発明は、 薄膜 ト ラ ンジスタ （以下 T F Tと略す） を使用 したアクティ ブマ ト リ ク ス躯動形の T F T基板、 その製造方法、 陽極酸化方法及び上記 T F T基板を用 いた液晶表示パネル並びにその液晶表示パネルを用い た液晶表示装置に関する。
    [0004] 〔背景技術〕
    [0005] 非晶質シ リ コ ン （以下 a — S i と唣す） T F Tを用 い、 ゲー ト電極を A £ と し、 これを陽極酸化と して得 られる A £ 203をゲー ト絶縁膜の一部と した液晶表示 パネル用の T F T基板の例を第 2 図に示す。 第 2 図
    [0006] ( a ) 、 同図 （ b ) 、 同図 （ c ) は各々 T F T基板の 等価回路図、 平面図、 断面図を示すものである。 G i、 G2はゲー ト端子、 G 、 G2' はゲー ト配線、 Di、 D2はド レ イ ン端子、 Tu, T12、 Tzl、 Τ22は T F T、 L Cは液晶、 V comはカラーフィ ルタ基板側に設 けられる共通端子を示す。 また、 1 0は基板、 1 2 ' は A £ 、 1 3 は Α β 203、 1 4は S i N、 1 7は透明 電極 （画素電極） 、 1 5はノ ン ドープ a — S i ( i ) 、 1 6はリ ンを ドープした水素化非晶質シ リ コ ン （以下 . a — S i ( n +) と略す） 、 1 8 は信号配線、 1 8 ' はソース電極であ り、 a — S i ( n +) T F Tと画素 電極と を接続している。 第 2図中境界線 fi iは化成境 界線で陽極酸化を行なう領域とそうでない領域の境界 を示すもので、 境界線 ェよ り右の領域は陽極酸化を 行なう領域であ り、 左は行なわない領域である。
    [0007] また、 従来の T F T基板のゲー ト電極近傍では、 第 3 2図 （ a ) 、 （ b ) に示すような構造が用いられて いた。 第 3 2図 （ a ) はゲー ト電極近傍の平面図、 同 図 （ b ) はその A A ' 線断面図である。 同図において、 1 0は基板、 1 1 は C r 、 1 2 ' は A l 、 1 4は S i N 、 1 5 ' は a — S i 、 5 5はソース電極、 1 8はド レイ ン電極を兼ねる信号配線、 1 7 は画素電極となる 透明電極を示す。
    [0008] 同図に示すよう に従来はゲー ト電極に C r を用い、 ゲー ト絶緣膜には S i Nが用い られている。 一方、 ゲ ー ト配線には C r と Α β との 2層の金属が使用されて いる。 このよ う にゲー ト電極とゲー ト配線とが異なつ た材料で形成されている理由を以下に説明する。
    [0009] 先ず、 ゲー ト電極の金属は基板との接着性が良いこ と、 表面に凹凸が無いこと とゲー ト絶縁膜である S i Nを形成する過程で変質しないことが条件になる。 こ の条件と しては C r が適している。 一方、 ゲー ト配線 は抵抗の低いことが要求される。 C rは A £ に比較し て固有抵抗率が一桁以上高く 、 ゲー ト配線には適して いない。 逆に A β はヒ ロヅク が発生しやすく 、 表面に 針状に凸形になった欠陥が出来やすい。 さ らにゲー ト 絶縁膜である S i N (通常、 プラズマ C V D法で基板 温度 2 0 0〜 3 5 0 で堆積される） の形成工程でこ のヒ ロックが成長するという問題があ り、 ゲー ト電極 には使用できない。 従って、 従来はゲー ト電極に C r、 ゲ一 ト配線には C r と Α β との 2層構造の金属を用い ていた。
    [0010] 一方、 従来技術と して、 T aや Α β の陽極酸化技術 がある。 （例えば、 電気化学便覽 （丸善） 昭和 3 9年 1 2月発行、 第 8 7 4〜 8 9 2頁参照）。 これは金属 の表面を電気化学的に酸化する技術であ り、 従来、 キ ャパシタゃ表面コ一 卜に使われているものである。
    [0011] この技術による酸化膜 （絶緣膜） の利点はゴミ によ る欠陥が生じにく い点にある。 このため、 この技術を T F Tに利用 した従来技術がある （特開昭 58— 147069 号、 特開昭 61- 133662号） 。
    [0012] なお、 本発明に関連する従来技術と しては、 陽極酸 化に関するものと して特開昭 63— 164号、 蓄積容量に 関するものと して特開昭 58— 90770号、 特開昭 58— 93092号を挙げることができる。
    [0013] しかしながら、 上記従来技術は、 ゲー ト端子ゃゲ一 卜電極に Α β を用い、 一部のみを陽極酸化して用いる ¼
    [0014] ため、 次のような問題があった。
    [0015] ( 1 ) 第 2図に示すような従来の T F T基板はゲ一 ト端子にも Α β を使用 している。 通常、 T F T基板の ゲー ト端子は大気中にさ らされた状態で使用される。 Α β は電蝕等変質しやすく 、 Α β をゲー ト端子に使用 するこ とは T F Τパネルの信頼性を損なう。
    [0016] ( 2 ) A £ は熱ス ト レスによってホイス力と呼ばれ る棒状の結晶ゃヒ ロ ッ クが発生し、 表面の凹凸を引き 起こすために望まし く ない。 特にホイ ス力は数 1 0 ； t mのひげ状の欠陥であ り、 電極間短絡等の原因とな る。
    [0017] このよう に、 上記従来技術はゲー 卜端子の信頼性、 あるいは欠陥発生等による製造時の歩留の面で問題が め つ 7こ 。
    [0018] また、 （ 3 ) ゲー ト配線はその端部において、 外部 回路と電気的に接続しなければならない。 そのためこ の部分を陽極酸化しないよう にする工夫が必要である。 レジス トでこの部分を被覆するこ と によ り、 化成液に 直接触れないよう にすることが考えられる。 しかし、 この時レジス トの静電破壤に起因する現象によ り、 レ ジス ト端に沿って A β が切れるという問題があった。 ( 4 ) 陽極酸化用マスク と して、 ポジ型ホ ト レジス ト を用いた場合、 Α β パタ ーンと陽極酸化用マスクパタ ーンとの交点において、 Α β が溶け出す等の欠陥が発 生する という問題があった。
    [0019] ( 4 ) T F Tの相互コンダクタ ンス g mからは Α β 2 〇 3の膜厚は出来るだけ薄いこと が望まれる。 一方で は静電破壊耐圧の点からは厚いこ とが望まれる。 この 膜厚の最適化がなされていないという問題があっ た。
    [0020] 〔発明の開示〕
    [0021] 本発明の第 1 の目的は、 信頼性が高く、 製造の際の 歩留の向上した T F T基板を提供するこ と にある。
    [0022] 本発明の第 2の目的は、 このような T F T基板の製 造方法を提供する こ と にある。
    [0023] 本発明の第 3 の目的は、 この T F T基板を用いた液 晶表示パネルを提供するこ と にある。
    [0024] 本発明の第 4 の目的は、 陽極酸化の際に Α βパター ンに欠陥が生じない陽極酸化方法を提供する こ と にあ る。
    [0025] 本発明の第 5の目的は、 上記の液晶表示パネルを用 いた液晶表示装置を提供するこ と にある。
    [0026] 上記第 1 の目的は、 〔 1 〕 絶縁性基板上に配置され た複数のゲー ト端子と、 ； ΐれに電気的に接続する複数 のゲー 卜配線と、 該複数のゲー 卜配線と交差して配置 された複数の信号配線と、 マ ト リ ク ス状に配置された 複数個の薄膜 卜ランジスタ と、 複数個の薄膜容量と を 少なく とも有する薄膜トランジスタ基板において、 該 ゲー ト端子は少な く とも ク ロム又はタ ンタルからなる 層を有し、 該ゲー ト配線、 該薄膜トランジスタ のゲー 卜電極及び該薄膜容量よ り構成されるゲー ト配線パタ —ンは、 アルミ ニウム又はアルミ ニウムを主成分とす る金属からな り、 該ゲート配線パタ ーンの表面の所望 の部分は陽極酸化膜にょ リ被覆されていること を特徴 とする薄膜卜ランジスタ基板、 〔 2〕 上記 1記載の薄 膜トランジスタ基板において、 上記ゲー ト配線は、 上 記ゲー ト端子の先端上部でそれと接続するこ と を特徴 とする薄膜トランジスタ基板、 〔 3〕 上記 2記載の薄 膜トランジスタ基板において、 上記ゲー ト配線の上記 ゲ一 卜端子との接続部は、 線頓 2 0 ya m以下のス 卜ラ イブ状のパターンであること を特徴とする薄膜トラン ジスタ基板、 〔4〕 上記 1記載の薄膜ト ランジスタ基 板において、 上記アルミ ニウムを主成分とする金属は、 アルミ ニウムを主成分と し、 P d又は S i を含む金属 であるこ と を特徵どする薄膜 トランジスタ基板、 〔 5〕 上記 1記載の薄膜トランジスタ基板において、 上記薄 膜ト ランジスタ を構成する半導体層が非晶質シ リ コ ン からな リ 、 ゲー ト絶緣膜が上記陽極酸化膜と窒化シ リ コン膜とよ りなること を特徴とする薄膜トランジスタ 基板、 〔 6〕 上記 1記載の薄膜トランジスタ基板にお いて、 上記陽極酸化膜は 1 1 0 0 Aから 220 0 Aの 範囲の厚さであるこ と を特徴とする薄膜 卜ランジスタ 基板、 〔 7〕 絶縁性基板と、 該絶縁性基板上に配置さ れた複数のゲー ト端子と、 該複数のゲー ト端子に電気 的に接続された複数のゲ一 卜配線と、 該複数のゲー ト 配線と交差して配置された複数の信号配線と、 複数の 薄膜 トラ ンジスタ と、 複数の薄膜容量と を有する薄膜 トランジスタ基板において、 上記ゲー ト配線及び上記 薄膜 ト ランジスタ のゲ一 卜電極がアルミ ニゥム又はァ ルミ 二ゥムを主成分とする金属からな り、 上記薄膜 卜 ランジスタ のゲー ト絶縁膜、 上記ゲー ト配線と上記信 号配線と の交差部の絶縁膜及び上記薄膜容量を構成す る誘電体膜からなる群の少な く とも一つの膜は、 上記 アルミ ニウム又はアルミ ニウムを主成分とする金属の 陽極酸化膜を含む膜であ り、 該陽極酸化膜の膜厚は
    [0027] 1 1 0 0 から 2 2 0 0 Aの範囲の厚みである こ と を特 徴とする薄膜 トラ ンジスタ基板、 [ 8〕 上記 7記載の 薄膜 トランジスタ基板において、 上記ゲー ト端子はク ロムよ り なる層を含む導電体層からなる こ と を特徴と する薄膜 卜ランジスタ基板、 〔 9 〕 上記 7記載の薄膜 トラ ンジスタ基板において、 上記薄膜 トラ ンジスタ の ゲー ト絶緣膜は、 上記陽極酸化膜及び該陽極酸化膜と 異なる種類の絶縁膜の複合膜である こ と を特徴とする 薄膜 トラ ンジスタ基板、 〔 1 0〕 上記 9記載の薄膜 ト ランジスタ基板において、 上記異なる種類の絶縁膜が 窒化シ リ コ ン膜であ り、 その膜厚が 1 2 0 0 から 2 0 0 O Aの範囲である こ と を特徴とする薄膜 ト ラ ン S
    [0028] ジスタ基板、 〔 1 1〕 上記 9記載の薄膜トランジスタ 基板において、 上記異なる種類の絶緣膜が酸化シリ コ ン膜であ り、 その膜厚が 1 2 0 0から 2 0 0 0 Aの範 囲であるこ と を特徴とする薄膜トランジスタ基板、
    [0029] 〔 1 2〕 上記 7記載の薄膜トランジスタ基板において、 上記薄膜 トランジスタ の活性層を構成する材料が水素 化非晶賓シ リ コ ンであるこ と を特徴とする薄膜 トラ ン ジスタ基板、 〔 1 3〕 上記 7記載の薄膜トランジスタ 基板において、 上記ゲー ト配線と上記信号配線との交 差部の絶縁膜が上記陽極酸化膜、 上記陽極酸化膜と異 なる材質の絶縁膜、 水素化非晶質シリ コン膜からなる ことを特徴とする薄膜トランジスタ基板、 〔 1 4〕 上 記 7記載の薄膜トランジスタ基板において、 上記薄膜 容量を構成する誘電体膜が上記陽極酸化膜、 上記陽極 酸化膜と異なる材貧の絶縁膜からなること を特徵とす る薄膜トランジスタ基板、 〔 1 5〕 上記 7記載の薄膜 トラ ンジスタ基板において、 上記薄膜容量を構成する 誘電体膜が上記陽極酸化膜からなる こ と を特徴とする 薄膜トランジスタ基板、 〔 1 6〕 上記 7記載の薄膜卜 ランジスタ基板において、 上記ゲー ト配線は、 上記ゲ ー ト端子の先端上部でそれと接続する こ と を特徴とす る薄膜 トランジスタ基板、 〔 1 7〕 上記 1 6記載の薄 膜トランジスタ基板において、 上記ゲー ト配線の上記 ゲー ト端子と の接続部は、 線輻 2 0 μ πι以下のス トラ イブ状のパターンであるこ と を特徴とする薄膜トラン ジスタ基板、 〔 1 8〕 上記 1 6記載の薄膜 卜ランジス タ基板において、 上記ゲー ト配線の上記ゲー ト端子と の接続部は、 線幅 1 0 # m以下のス トライプ状のパタ ーンであること を特徴とする薄膜トランジスタ基板に よつて達成される。
    [0030] 上記第 2の目的は、 〔 1 9〕 基板上に、 ク ロム又は タ ンタルよ りなるゲー ト端子を形成する第 1工程、 該 ゲー ト端子と接続するゲー ト配線、 薄膜 ト ラ ンジスタ のゲー ト電極及び薄膜容量よ り構成されるゲー ト配線 ノヽ。ターンをアルミ ニウム又はアルミ ニ ウムを主成分と する金属によ り形成する第 2工程、 少なく とも該ゲー ト端子及び該ゲー 卜端子と該ゲー 卜配線との接続部を ホ 卜 レジス 卜によ り被覆する第 3工程及び該ゲー ト配 線パタ ーンを陽極酸化し、 該ゲー ト配線パターンの所 望の部分の表面を陽極酸化膜とする第 4工程を少なく とも有するこ と を特徴とする薄膜トランジスタ基板の 製造方法、 〔 2 0〕 上記 1 9記載の薄膜トランジスタ 基板の製造方法において、 上記第 3工程は、 ホ ト レジ ス トの塗布、 前熱処理、 露光、 後熱処理、 現像の工程 を含むこ と を特徴とする薄膜 ト ランジスタ基板の製造 方法、 〔 2 1〕 上記 1 9記載の薄膜トラ ンジスタ基板 の製造方法において、 上記第 4工程は、 定電流で陽極 酸化を行なう工程と定電圧で陽極酸化を行なう工程を 有するこ と を特徴とする薄膜トランジスタ基板の製造 方法、 〔 2 2〕 上記 1 9記載の薄膜トラ ンジスタ基板 の製造方法において、 上記ゲー ト配線パターンは、 そ れを構成する各部分が所望の部分ごとに共通に接続さ れ、 互いに接続しない 2以上のパターンであ り、 上記 第 4工程は各々のパターンごとに異なる電圧で陽極酸 化を行なう こ とを特徵とする薄膜トランジスタ基板の 製造方法、 〔 2 3〕 上記 1 9記載の薄膜トランジスタ 基板の製造方法において、 上記第 4工程の後に、 陽極 酸化膜を 2 0 CTCから 3 5 0 °Cの範囲の温度で熱処理 する第 5工程を有するこ と を特徴とする薄膜トランジ スタ基板の製造方法、 〔 2 4〕 上記 1 9記載の薄膜卜 ランジスタ基板の製造方法において、 上記アルミ ニゥ ムを主成分とする金属は、 アルミ ニウムを主成分と し、 P d又は S i を含む金属であるこ と を特徴とする薄膜 トランジスタ基板の製造方法、 〔 2 5〕 上記 1 9記載 の薄膜ト ランジスタ基板の製造方法において、 上記第 4工程によ り表面に陽極酸化膜が形成される所望の部 分は、 少なく とも上記薄膜トランジスタ のゲー ト電極、 上記薄膜容量及び上記ゲー ト配線の信号配線と交差す る部分であること を特徴とする薄膜トランジスタ基板 の製造方法、 〔 2 6〕 絶縁性基板上に、 少なく とも複 数のゲー ト配線と複数の薄膜トランジスタ のゲ一 ト電 極とを含むパターンをアルミ ニゥム又はアルミ ニゥム / 1
    [0031] を主成分とする金属によ り形成し、 該アルミ ニウム又 はアルミ ニウムを主成分とする金属の所望の部分を陽 極酸化して陽極酸化膜とする薄膜トランジスタ基板の 製造方法において、 上記陽極酸化膜の膜厚は 1 1 0 0 から 2 2 0 0 Aの範囲の厚みであ り、 上記陽極酸化は 上記薄膜ト ランジスタ のゲー ト電極、 上記ゲー ト配線 の信号配線との交差部、 薄膜容量の少なく ともいずれ かのみに行なう こと を特徴とする薄膜トランジスタ基 板の製造方法、 〔 2 7〕 上記 2 6記載の薄膜トランジ スタ基板の製造方法において、 上記ゲー ト配線はク ロ ムからなるゲー ト端子と電気的に接続し、 上記陽極酸 化は該ゲー ト端子を通して電圧が印加されるこ と を特 徴とする薄膜トランジスタ基板の製造方法によって達 成される。
    [0032] 上記第 3 の目的は、 〔 2 8〕 （ 1 ) 絶縁性基板上に 配置され、 少なく ともク ロム又はタンタルからなる層 を有する複数のゲー ト端子と、 これに電気的に接続す る複数のゲー ト配線と、 該複数のゲー ト配線と交差し て配置された複数の信号配線と、 マ ト リ クス状に配置 された複数個の薄膜トランジスタ と、 複数個の薄膜容 量と を少な く とも有し、 該ゲー ト配線、 該薄膜トラン ジスタ のゲー ト電極及び該薄膜容量よ り構成されるゲ ー ト配線パタ ーンは、 アルミ ニウム又はアルミ ニウム を主成分とする金属からな り、 該ゲー ト配線パターン J≥
    [0033] の表面の所望の部分は陽極酸化膜によ リ被覆されてい る薄膜トランジスタ基板、 （ 2 ) それに対向して配置 された、 少なく とも対向電極を持つ透光性基板及び ( 3 ) それらの間に配置された液晶を有するこ と を特 徴とする液晶表示パネル、 〔 2 9〕 （ 1 ) 絶緣性基板 と、 該絶緣性基板上に配置された複数のゲー 卜端子と、 該複数のゲー ト端子に電気的に接続された複数のゲ一 卜配線と、 該複数のゲ一 卜配線と交差して配置された 複数の信号配線と、 複数の薄膜卜ランジスタ と、 複数 の薄膜容量と を有し、 該ゲー 卜配線及び該薄膜卜ラ ン ジスタのゲ一 ト電極がアルミ ニウム又はアルミ ニウム を主成分とする金属からな り、 該薄膜トランジスタ の ゲー ト絶緣膜、 該ゲー ト配線と該信号配線との交差部 の絶縁膜及び該薄膜容量を構成する誘電体膜からなる 群の少なく とも一つの膜は、 該アルミ ニウム又はアル ミ ニゥムを主成分とする金属の陽極酸化膜を含む膜で あ り、 該陽極酸化膜の膜厚は 1 1 0 0から 2 2 0 0 A の範囲の厚みである薄膜トランジスタ基板、 （ 2 ) そ れに対向して配置された、 少なく とも対向電極を持つ 透光性基板及び （ 3 ) それらの間に配置された液晶を 有するこ と を特徴とする液晶表示パネルによって達成 される。
    [0034] 上記第 4の目的は、 〔 3 0〕 絶縁性基板上にアルミ ニゥム又はアルミ ニウムを主成分とする金属を所望の パタ ーンに形成する工程と、 上記所望のパターン上の 所望の領域上に選択酸化用マスク と してポジ型ホ ト レ ジス トパターンを形成する工程と、 上記所望のパター ン上へ陽極酸化によって酸化アルミ ニウムを形成する 工程と を少なく とも有する陽極酸化方法において、 上 記形成された酸化アルミ ニウムのパタ ーンの輪郭線と 上記所望のパタ ーン と の間で形成される角度で、 アル ミ ニゥム又はアルミ ニ ウムを主成分とする金属の露出 している側の角度 Θ は、 μ m単位で表わしたポジ型ホ ト レジス トの膜厚を Tとする と
    [0035] Θ ≥ 1 1 0 - 2 0 Τ
    [0036] なる条件でポジ型ホ ト レジス トパターンを形成するこ と を特徴とする陽極酸化方法、 〔 3 1〕 上記 3 0記載 の陽極酸化方法において、 上記ホ ト レジス トの膜厚を 1 . 5 m 以上と したこ と を特徴とする陽極酸化方 法、 〔 3 2〕 上記 3 0記載の陽極酸化方法において、 上記ホ ト レジス トのポス トべ一ク温度を 1 1 0 °Cから 1 6 0 °Cの範囲と したこと を特徴とする陽極酸化方法、 〔 3 3〕 上記 3 0記載の陽極酸化方法において、 上記 ホ ト レジス 卜のポス 卜べーク時間を 5 から 4 0分の範 囲と したこ と を特徴する陽極酸化方法、 〔 3 4〕 絶緣 性基板上にアルミ ニゥム又はアルミ 二ゥムを主成分と する金属を所望のパタ ーンに形成する工程と、 上記所 望のパターン上の所望の領域上に選択酸化用マスク と してネガ型ホ ト レジス トパターンを形成する工程と、 上記所望のパターン上へ陽極酸化によって酸化アルミ 二ゥムを形成する工程と を少なく とも有する陽極酸化 方法において、 上記形成された酸化アルミ ニウムのパ ターンの輪郭線と上記所望のパタ ーンとの間で形成さ れる角度で、 アルミ ニウム又はアルミ ニウムを主成分 とする金属の露出している側の角度 0 は、 9 0度よ り 小さい条件でネガ型ホ ト レジス トパターンを形成する こ と を特徴とする陽極酸化方法、 〔 3 5〕 上記 3 4記 載の陽極酸化方法において、 上記ホ ト レジス トの膜厚 を 1 .5 A m 以上と したこと を特徴とする陽極酸化方 法、 〔 3 6〕 上記 3 4記載の陽極酸化方法において、 上記ホ ト レジス トのポス トべーク温度を 1 1 0 °Cから 1 6 0 °Cの範囲と したこ と を特徴とする陽極酸化方法、 〔 3 7〕 上記 3 4記載の陽極酸化方法において、 上記 ホ 卜 レジス 卜のボス 卜べ一ク時間を 5 から 4 0分の範 囲と したこと を特徵する陽極酸化方法によって達成さ れる。
    [0037] 上記第 5の目的は、 〔 3 8〕 （ 1 ) 絶縁性基板上に 配置され、 少なく ともク ロム又はタ ンタルからなる層 を有する複数のゲー ト端子と、 これに電気的に接続す る複数のゲー ト配線と、 該複数のゲー ト配線と交差し て配置された複数の信号配線と、 マ ト リ ク ス状に配置 された複数個の薄膜トランジスタ と、 複数個の薄膜容 量と を少なく とも有し、 該ゲー ト配線、 該薄膜トラン ジスタ のゲー ト電極及び該薄膜容量よ リ構成されるゲ — ト配線パタ ーンは、 アルミ ニ ウム又はアルミ ニウム を主成分とする金属からな り、 該ゲー ト配線パターン の表面の所望の部分は陽極酸化膜によ り被覆されてい る薄膜 トランジスタ基板と、 それに対向して配置され た、 少な く とも対向電極を持つ透光性基板と， それら の間に配置された液晶と を有する液晶表示パネル、
    [0038] ( 2 ) 該液晶表示パネルに映像信号を与えるための映 像信号駆動回路、 （ 3 ) 該液晶表示パネルに走査信号 を与えるための走査回路並びに （ 4 ) 該映像信号駆動 回路及び該走査回路に液晶表示パネル用の情報を与え るための制御回路を有するこ と特徴とする液晶表示装 置、 〔 3 9〕 （ 1 ) 絶緣性基板と、 該絶縁性基板上に 配置された複数のゲー 卜端子と、 該複数のゲー ト端子 に電気的に接続された複数のゲ一 卜配線と、 該複数の ゲ一 卜配線と交差して配置された複数の信号配線と、 複数の薄膜 卜ランジスタ と、 複数の薄膜容量と を有し、 該ゲー ト配線及び該薄膜 ト ランジスタ のゲー ト電極が アルミ ニゥム又はアルミ 二ゥムを主成分とする金属か らな り、 該薄膜トランジスタ のゲー ト絶緣膜、 該ゲー ト配線と該信号配線との交差部の絶縁膜及び該薄膜容 量を構成する誘電体膜からなる群の少なく とも一つの 膜は、 該アルミ ニウム又はアルミ ニウムを主成分とす る金属の陽極酸化膜を含む膜であ り、 該陽極酸化膜の 膜厚は 1 1 0 0 から 2 2 0 0 Αの範囲の厚みである薄 膜トランジスタ基板と、 それに対向して配置された、 少なく とも対向電極を持つ透光性基板と、 それらの間 に配置された液晶と を有する液晶表示パネル、 （ 2 ) 該液晶表示パネルに映像信号を与えるための映像信号 駆動回路、 （ 3 ) 該液晶表示パネルに走査信号を与え るための走査回路並びに （ 4 ) 該映像信号駆動回路及 び該走査回路に液晶表示パネル用の情報を与えるため の制御回路を有するこ と特徴とする液晶表示装置によ つて達成される。
    [0039] 本発明において、 ゲー ト端子には C r又は T a を使 用し、 このゲー ト端子の先端部でゲー ト配線となる Α β 又は Α β を主成分とする金属と接続する。 A £ は 熱ス ト レスで変質しやすく、 熱ス ト レスに耐性をもた せるには Α ΰ に 1 % ( a t . %以下同じ） 以下の P d や S i を添加した金属を用いることが好ま しい。 以下、 このような Α β を Α β ( P d ) 、 A β ( S i ) と記載 する。 この Α β ( P d ) 、 A β ( S i ) は Α β と同様 に陽極酸化ができ、 純 Α β の場合と同様の Α β 2〇3を 形成できる。 1 %を越えた量の S i や P d を添加する ことは、 得られる Α β 203の耐圧が劣化するので望ま し く ない。 S i や P d の好ま しい添加量は、 0 . 0 1 %以上であ り、 特に 0 . 1 %から 0 . 3 %の範囲がよ /7
    [0040] り好ま しい。 Α β ( P d ) と Α β ( S i ) との比較で は形成される陽極酸化膜は前者の方が約 3 0 %高く 、 A β ( P d ) の方がよ り好ま しい。
    [0041] また、 T F Tのゲー ト絶縁膜と して A £ z 03を用い る と き、 Α £ 203の膜厚は相互コ ンダク タ ンスの点か らはできるだけ薄いこ と が望ま し く 、 静電破壊耐圧の 点からは厚いこ と が望まれる。 よって、 好ま しい膜厚 は 1 1 0 0 Aから 2 2 0 0 Αの範囲であ り、 よ り好ま しい膜厚は 1 1 0 O Aから 2 1 0 O Aの範囲である。
    [0042] これらの Α β ( P d ) 、 Α β ( S i ) はヒ ロ ッ ク耐 性は改善されるもののホイス力を防止する こ と ができ なかっ た。 検討した結果、 表 1 に示すよ う にホイ ス力 は配線幅が 2 0 m以下に細くする こ と によ リ防止で きる こ と が分かっ た。 通常、 Α β配線幅は 1 0 0 m 程度のものが多用されているが、 前述した C r又は T a と Α β 、 Α β ( P d ) 、 A β ( S i ) と の接続点 の線端を 2 0 ； t m以下の線幅を持つス ト ライ プ状にす る こ と が好ま しい。 これによ りホイ ス力の発生を完全 に防止できた。 また、 ス トライプの線幅は 5 m以上 とする こ と が好ま しい。
    [0043] 表 1
    [0044] Α β線幅 ホイ ス力の密度
    [0045] ( A m ) ケ / μ )
    [0046] 7 0 5 X 1 0— 6 /B
    [0047] 3 0 3 1 0 "e
    [0048] 2 0 0
    [0049] 1 0 0
    [0050] 本発明のよう に陽極酸化しょう とする場合に C r と A £ 又は A fi を主成分とする金属との 2種の金属があ ると、 化成液に C rや Α β 又は Α β を主成分とする金 属とが重なった部分が接触した場合、 この部分の C r が電池反応によ り溶出してしまい、 この部分が消滅し、 ゲー ト断線となる。 C r の代り に T a を用いた場合に は、 A β から A ώ 203へ変化する際の体積膨張率と T a から T a 20sへ変化する際の体積膨張率とに差が あるために T a 2 Osと Α β 203との境界付近から剥離 が生じ、 ゲー ト断線の恐れがある。 従って、 このよう な部分をホ 卜 レジス トで完全に被覆した後に陽極酸化 を行なう必要がある。
    [0051] さ らに、 本発明の T F Τ基板の製造方法において、 よ り好ま しい製造方法は、 陽極酸化の前に行なうホ ト レジスパターンの形成に際して、 ホ ト レジス トの後熱 処理 （ポス トべーク） を現像の前に行なう方法である。 すなわち、 通常ホ ト レジス トのパターンの形成は、
    [0052] ( 1 ) ホ ト レジス ト塗布
    [0053] ( 2 ) 前熱処理 （プリべーク）
    [0054] ( 3 ) 露光
    [0055] ( 4 ) 現像 ( 5 ) 後熱処理 （ボス 卜べーク）
    [0056] の順に行なう。 この場合、 現像でホ ト レジス トが残つ たとき、 後熱処理でこの残渣を焼き固めてしまう 。 さ らに炉内の異物や基板周辺の異物が移動して酸化すベ き面に付着すると、 化成液は、 入リ込むこと ができず、 この部分に陽極酸化膜は形成できない。 従ってこの部 分は金属が露出し、 短絡の原因になる。 そのため、 次 の順に行なう ことが好ま しい。
    [0057] ( 1 ) ホ ト レジス ト塗布
    [0058] ( ) 前熱処理 （プリべーク）
    [0059] ( 3 ) 露光
    [0060] ( 4 ) 後熱処理 （ポス トべ一ク）
    [0061] ( 5 ) 現像
    [0062] つぎに本発明の作用を説明する。
    [0063] ( 1 ) C r又は T a は大気中にあっても電蝕には強 く 、 信頼性が向上する。
    [0064] ( 2 ) A J2 ではなく 1 %以下の P d や S i を含む
    [0065] A β を使用する ときはヒ ロ ッ クやマイグレーショ ンが 改善され、 信頼性がさ らに向上する。
    [0066] ( 3 ) ゲ一 卜配線のゲー 卜端子との接続部は、 A £ の部分を線幅 2 0 /t m以下の細線とするとホイ ス力が 発生しない。 従って、 歩留が向上する。
    [0067] また、 本発明の陽極酸化方法は次の作用がある。 陽 極酸化を選択的に行うためのマスキング材料と して、 zo
    [0068] 通常の半導体プロセスで頻繁に使用されているのはポ ジ型レジス トである。 これは、 レジス ト を Α β ノヽ。ター ンに対して交差する様にマスキングを行い、 陽極酸化 を行う と、 このパターン間の交点において、 レジス ト マスクの下においても酸化が進んだり、 最悪の場合に は Α β が溶ける こ とも有る。 これは、 マスキング用ホ ト レジス トの耐圧不良によるものである。 この耐圧不 良は単に レジス トの膜厚を厚く しただけでは不十分で ある こ と が分かっ た。 ホ 卜 レジス トのパターンを、 Α β 又は Α £ を主成分と した金属のパターン上に選択 的に被せた際、 Α β と レジス 卜 と が重なる部分のパタ ーン （陽極酸化後において表面が Α β となる部分） の 角度が 9 0 ° 以下である場合は、 レジス トのパタ ーン 化のために紫外線を照射する と、 Α β パタ ーンのエツ ジでのハレーションによ リ、 その近傍の レジス トは膜 減り を起こ し、 耐圧不良を起こすこ と が分かっ た。 さ ら に言い替えれば、 マスキング用ホ ト レジス トのパタ ーンを、 Α β 又は Α β を主成分と した金属被酸化部の ノヽ。タ ーンに対して、 このパターンの外側にできる、 Α β と レジス トによる角度が 9 0 ° 以下では、 レジス 卜のパターン化のために紫外線を照射する と、 A £ ノヽ。 タ ーンのエッ ジでのノヽレ一シヨ ンによ り、 その近傍の レジス トは膜減リ を起こ し、 耐圧不良を起こすこ と が わかっ た。 そこで、 マスキング用ホ ト レジス トのパタ Z/
    [0069] ーンを、 Α β又は Α β を主成分と した金属被酸化部の パタ ーンに対して、 パタ ーンの外側にできる被酸化部 の A fi と レジス ト と による角度を大き くする こ と によ リ 、 ホ ト レジス 卜 を露光する際の Α βパタ ーンエッジ でのハレーショ ン光の影響を無く し、 ホ ト レジス トの 膜減り現象は生じる こ と が無く 、 この場合には、 十分 な耐圧を有する こ と がわかった。 その結果、 陽極酸化 時の欠陥 （ホ ト レジス ト下への不要な酸化及び Α βの 溶解） を無くすこ と ができた。
    [0070] この実験例を第 2 1図、 第 2 2図を用いて説明する。 絶緣基板 1 0上に、 Α β 1 2 ' を例えば真空蒸着法 によって膜厚 0.2 m堆積し、 これを通常のホ 卜ェ ツチング法によ りパターン化した。 この後ポジ型ホ ト レジス ト P Rを膜厚 2 に塗布し、 所望のホ トマス ク を用いて紫外線を選択的に照射、 露光した。 これを 現像して第 2 1図に示す形状と した。
    [0071] 第 2 2図はホ ト レジス トのパターン を変化させたと きの実験結果を示す図で、 その横軸は、 マスキング用 ホ ト レジス 卜のノヽ。タ ーン と、 被酸化部の A β のパタ ー ンと の外側にできる角度 0 1、 0 2 (Α β上で言い表 すと、 Α £ と レジス ト と が重なる部分の角度 eで以下 では単に外角と言う） である。 これを陽極酸化後の形 状で言い表すと、 A £パターン上において、 酸化した アルミ ナパタ ーンの輪郭線と、 酸化されなかった Α β パターンとの間で形成される角度で、 A β が酸化され ずに露出している側の角度である。 また、 縦軸は陽極 酸化時の欠陥発生率であ り、 図中のパラメータ はマス キング用ホ ト レジス トの膜厚である。
    [0072] この実験結果から明らかなよう に、 欠陥はホ ト レジ ス トの膜厚が薄いほど、 かつ外角の小さいほど発生率 は高く なる。 ホ ト レジス トの膜厚が 2 .6 μ ιηでは角 度が 6 0 ° で欠陷は零となる。 ホ ト レジス トの膜厚が l mでは角度が 9 0 ° でも、 欠陥の発生する可能性 がある。 角度が 9 0。 で欠陥の発生する可能性がまつ たく無く なるのには、 ホ ト レジス トの膜厚と しては
    [0073] 1 .5 m以上必要で有ることが分かる。 また、 この 結果から、 角度が大きいほどよ り安全であるこ とも分 かる。
    [0074] ポジ型ホ ト レジス 卜における、 ハレーショ ン光の影 響による陽極酸化時の欠陥の発生を、 レジス ト膜厚と 第 2 1 図の Θ との関係で表したものが第 2 3図である。 第 2 3図の横軸はレジス ト膜厚、 縦軸は 0である。 レ ジス ト膜厚を Tと したとき、 図中のライン
    [0075] Υ Θ = 1 1 0 - 2 0 Τ
    [0076] の上方は欠陥の発生がない領域を示す。
    [0077] 以上の説明は陽極酸化用マスク と してポジ型レジス トを用いた場合のものである。 ネガ型レジス トにおい ては光化学反応が逆である。 すなわちポジ型では、 光 によ る低分子化が、 ネガ型では、 光による重合が起こ る。 従ってネガ型ではハレーショ ン光の影響も逆とな る。 すなわち、 ネガ型ではハレーショ ン光によって、
    [0078] A β パタ ーン周辺に、 本来有ってはな らないホ ト レジ ス トが少し残る。 この レジス トは特に薄いため、 絶緣 耐圧は低く 、 陽極酸化時に欠陥を生じる。 ネガ型は、 絶緣耐圧の低い薄い レジス 卜残 り の発生機構がポジ型 とは異なるものの、 欠陥の原因は両者共ハレーショ ン 光の影響によ るものである。 ネガ型では、 マスキング 用ホ ト レジス トのパタ ーンを、 Α β 又は Α β を主成分 と した金属被酸化部のパタ ーンに対して、 A £ パタ ー ンの外側にできる Α β と レジス トパタ ーン と による角 度すなわち外角を 9 0 ° 以下とする こ と によ り 、 ホ ト レジス トへ露光する際の、 Α β ノヽ。ターンエッ ジでのハ レーシヨ ン光の影響を無く すこ と ができ、 ホ ト レジス 卜の余分な膜残り現象の生じる こ と が無いこ と が確か め られた。
    [0079] すなわちネガ型では、 その外角は 9 0度以下が良い。 またこの場合には、 十分な耐圧を有する こ と がおかつ た。
    [0080] 陽極酸化前のポジ型ホ 卜 レジス トのポス トべーク処 理について実験した一例を第 2 4 図に示した。
    [0081] 第 2 4 図の横軸はポス トべーク温度である。 縦軸は 欠陥発生率である。 レジス トの膜厚は 2 . 8 mの場 合である。
    [0082] またパラメータは先に記したマスキング用ホ ト レジ ス トのパターンと、 Α β のパターンとの外側にできる 角度 （外角） である。 この実験結果から欠陥は、 ボス 卜べ一ク温度が低いと増えることがわかる。 この実験 とは別に、 ポス トべ一ク強度が余り に強い場合にはホ ト レジス 卜にクラックが入る という欠陥が発生する。 ポス トべーク強度の限界は、 （ 1 ) 温度は 1 6 0 で ぁ リ ( 2 ) 時間は 4 0分である。
    [0083] またポス トべーク強度が余り に小さい場合には欠陷 は多くな リ、 その下限は、 （ 1 )温度は 1 2 0 °Cであり ( 2 ) 時間は 5分であることが確かめられた。
    [0084] ポス トべーク強度の効果は、 ネガ型ポジ型での差は なかった。
    [0085] 以上の実験による知見から、 欠陥発生限界の外角
    [0086] ( e ) をポジ型レジス トの膜厚 （τ) の関数で求める と、 第 24図の如く外角は
    [0087] Θ = 1 1 0 - 2 0 Τ
    [0088] である。 （第 2 2図のデータ から得られる）
    [0089] 本式は、 Α βパターンエッジにおける、 ノヽレ一ショ ン光の影響によって、 レジス トが光化学反応を起こす 限界を求めたものである。
    [0090] すなわち、 ポジ型レジス トでは、 この式で得られる 角度よ リ大きな角度の領域が、 欠陥の発生の無い領域 である。
    [0091] 通常のホ 卜プロセスでのホ 卜 レジス 卜の最大塗布膜 厚は 5 m程度である。 この膜厚における レジス トの 耐圧は 2 5 0 Vであった。 従って化成電圧を髙くする にも上限が有り、 2 0 0 V以下が望ま しい。 この上限 の 2 0 0 Vにおける Α β 203の成膜膜厚は約 2 8 0 n mであった。
    [0092] 以上の説明は、 A βパターンに純 A β を用いる場合 について説明したが、 A £ に S i又は P d を数％以下 微量混入した Α β ( S i ) 、 Α β ( Ρ d ) 材料も前述 した方法によって同様に欠陥無く陽極酸化でき、
    [0093] Α β 203が得られることが分かった。 すなわち本発明 は純 Α £ はもちろん、 Α β合金材料にも一般に適用で きる技術である。
    [0094] 〔図面の簡単な説明〕
    [0095] 第 1 図は本発明の一実施例の T F T基板の等価回路 図、 平面図、 部分拡大平面図及び断面図、 第 2図は従 来の T F T基板の等価回路図、 平面図及び断面図、 第 3図は本発明の他の実施例の T F T基板の等価回路図 及び平面図、 第 4図及び第 5 図はゲー ト配線とホ ト レ ジス ト端部との交差の状態を示す平面図、 第 6図、 第 7 図は本発明の T F T基板の一実施例の全体の平面図、 第 8図は本発明のさ らに他の実施例の T F T基板の平 面図及び断面図、 第 9 図はその製造工程を示す断面図、 第 1 ο図はリーク電流と熱処理温度との関係を示す図、 第 1 1 図は本発明のさ らに他の実施例の T F T基板の 断面図、 平面図及び部分拡大平面図、 第 1 2図はその 製造工程を示す断面図、 第 1 3 図は本発明の実施例の T F Τ基板の部分等価回路図、 第 1 4図は相互コ ンダ クタ ンスと絶縁膜膜厚との関係を示す図及び陽極酸化 膜のリーク特性を示す図、 第 1 5図は本発明のさ らに 他の実施例の T F Τ基板の断面図、 平面図及び部分拡 大平面図、 第 1 6図及び第 1 7 図はゲー ト配線とホ ト レジス 卜端部との交差の状態を示す平面図、 第 1 8図、 第 1 9 図及び第 2 0図は本発明のさ らに他の実施例の T F Τ基板の T F Τ部近傍の断面図及び平面図、 第 2 1図は A fiパターンとホ ト レジス ト端部との交差の 状態を示す平面図、 第 2 2図及び第 2 3図はその交差 部の角度の効果を示す図、 第 2 4図はレジス トの膜厚 の効果を示す図、 第 2 5図は T F T基板の等価回路図、 第 2 6図は T F T基板の概略を示す全体の平面図、 第 2 7図、 第 2 9 図及び第 3 0図は A £パタ ーンとホ ト レジス 卜端部との交差の状態を示す平面図、 第 2 8図 は本発明のさ らに他の実施例の T F T基板の部分断面 図、 第 3 1 図は本発明の一実施例の液晶表示パネルの 断面図、 第 3 2図は従来の T F T基板の平面図及び部 分断面図、 第 3 3図は本発明の一実施例の液晶表示装 置の概唣図である。 〔発明を実施するための最良の形態〕
    [0096] 以下、 本発明を実施例を用いて詳細に説明する。
    [0097] 実施例 1
    [0098] 第 1 図 （ a ) は本発明の一実施例の T F T基板の等 価回路図、 第 1図 （ b ) はその平面図、 第 1図 （ c ) は A領域の拡大平面図、 第 1 図 （ d ) はその断面図で ある。 C a d は付加容量、 P A Dは化成パッ ド、 β は 切断線、 Lは化成バスライ ン、 2 0は S i Nよ りなる 保護膜を示す。 他の記号は先に第 2図で説明したもの と同 じである。
    [0099] まずこの T F T基板の製造方法を述べる。 基板 1 0 の上に C r 1 1 をスパッタ リ ングによ り約 1 0 0 0 A の厚みに蒸着し、 ホ トエッチング （ホ ト レジス トをマ スクに用いたエッチング） によ り、 ゲー ト端子 G l、 G 2 を形成する。 その上に A fi ( P d ) ( P d添加量 0 .1 % ) 1 2 を 2 8 0 0 Aの厚みにスパッ タ リ ング によ リ蒸着し、 ホ トエッチングによ り A fi ( P d ) の ゲー ト配線 G 、 G2' 、 付加容量 C a d 、 ゲー ト鼋 極のパターンを形成する。
    [0100] ゲー ト配線 G ， Gz' とゲー ト端子 G l、 G 2 とは斜線を施した領域 Aで接続されている。 この時、 領域 Aのパタ ーンは第 1 囪 （ c ) に示すよう に A £
    [0101] ( P d ) の線幅 （ d ) が 2 0 μ πι以下のス トライプ状 である。 これはホイス力 を防止するために効果がある。 その後、 陽極酸化する部分 （図中境界線 よ り右） と化成パッ ド P A Dと を除いてホ ト レジス 卜で被覆す る。 第 1 図 （ c ) において、 d ' はホ ト レジス ト端部 とゲー ト端子の C r 1 1 との距離を示す。
    [0102] 前述したよう に C rは化成液に接すると電池反応に よ り溶出してしまう ので、 化成液に接しないよう にし なければならない。 一方、 ホ ト レジス トで被覆してい てもホ ト レジストと Α β ( P d ) との界面から化成液 がしみ込む。 このしみ込む距離は 1 0 0 μ πι程度であ る。 従って、 d ' と しては 1 0 0 μ m以上とする。
    [0103] A £ (P d )のゲー ト配線 G 、 G2' 、 G 3' …… G N' とホ 卜 レジス ト端とは第 4図に示すよう に直交 させる。 これは、 第 5図に示すよう に G と と が鋭角 （ 0 ) で交差するような場合には陽極酸化する と、 図中 Rで示す部分の A fi (P d )が溶出し、 ゲー ト 配線が切れる。 これは A £ (P d )の側壁のハレーショ ンでポジ型ホ ト レジス トの端面の膜厚が薄く な リ、 耐 圧がなく なるためである。 また、 ゲー ト端子 Gi、 G 2、 G3…… GNは化成バスライ ン Lにて共通に接続されて ぉリ、 化成バスライン Lの先端には陽極酸化のための 電圧を供耠するための化成パッ ド P A Dが設けられて いる。 この化成バスライ ン Lは Α β ( P d ) 1 2で形 成する。 この状態で陽極酸化を行なう 。
    [0104] 第 6図、 第 7図は T F T基板全体を示したものであ る。 第 6 図はゲー ト端子が左側の化成バスライ ン Lで 共通接続され、 こ こから陽極酸化のための電圧を供給 する場合の例を示す。 化成パッ ド P A Dや化成バスラ イ ン Lはゲー ト配線の A fi ( P d ) を用い同時に形成 する。 境界線 £ iの内部が陽極酸化を行なう領域であ る。 境界線 β iよ り外側は化成パッ ド P A Dを除いて 全て レジス トで覆われている。
    [0105] 第 7図はゲー ト配線を左右に引き出した場合の例を 示す。 この時は化成バスライ ン Lは 2本必要になる。 なお、 電圧を印加するための化成パッ ド P A Dはこの 例のよう に角の部分を使う と、 スペースの有効活用を 図ることができる。 この場合、 液面 A Lは化成液の液 面を示す。 基板を斜めに液の中に浸し、 化成パッ ド P A Dの部分を液面に出し、 これをク リ ップ等で挾むこ と によって電圧を印加する。 化成パッ ド P A Dが化成 液にぬれる とその表面に絶緣膜ができ、 酸化できない。 このよう に斜めにして液につけることによ り液面調整 が極めて容易になる。
    [0106] 陽極酸化方法は、 化成パッ ド P A Dが液面から外に でるよう に して化成液に浸し、 化成パッ ド P A Dに最 大 7 2 Vから 1 4 4 Vの直流電圧を印加して行なう 。 印加の仕方は定電流 0.5〜 5 m A c m2になるよう に徐々 に 0 Vから昇圧する。 最初から高い電圧を印加 した場合、 大電流が流れるため、 Α β ( P d ) 線が溶 けゲー ト線が断線する。 化成液と しては 3 %酒石酸を アンモニアによ り P H 7.0 ± 0 .5 に調整した溶液を エチレングリ コール液で 1 ： 9 に希釈したものを用い る。 電流が 0.5 m A/ G m2の場合、 約 1 0分で化成 電圧が 1 4 4 Vになる。 この時、 形成された A £ 2〇3
    [0107] (第 1 図 （ d ) の 1 3 ) の厚みは 2 0 0 0 Aである。 この A β 203はゲー ト絶緣膜及び付加容量部の誘電体 と して利用する。 なお、 1 4 4 Vにな リ定電圧酸化が 行なわれるよう になつてから、 数分〜数 1 0分そのま まの状態に保持することが望ま しい。 これは均一な Α £ 203膜を得る上で大事なことである。
    [0108] 再び第 1 図に戻って説明する。 ホ ト レジス トを除去 した後、 T F Tを以下の方法で形成する。 全面にブラ ズマ C V D法によ り、 S i N 1 4 を 2 0 0 0 Α形成す る。 材料ガスと しては S i H4、 N H3を主たる成分と するガスを使用する。 その上に、 a — S i ( i ) 1 5 を 2 0 0 0 A、 リンを 2.5 % ドーピングした a — S i ( n +) 1 6 を 3 0 0 A堆積する。 この時基板温 度と しては 3 0 0 °Cとする。 材料ガスと しては a — S i は S i H4を生たる成分とするガスを、 a — S i
    [0109] ( n +) には S i H4と P H3との混合ガスを使用する。 その後、 a — S i をパターン化してアレイ状にする。 プラズマ膜のエッチングには S F6ガスによる ドライ エッチ法を用いる。 画素電極用の透明電極と して酸化 3/
    [0110] インジウムを 1 0 0 0 Aスパッ タ蒸着し、 加工して透 明電極 1 7 を形成する。
    [0111] T F Tの ド レイ ン電極を兼ねる信号配線 1 8、 ソ一 ス電極用の C r / A β をそれぞれ 1 00 0 Α、
    [0112] 3 5 0 0 Αの厚みにスパッ タ リ ングにて形成し、 パタ ーン化する。 ドレイ ン電極をマスク と して a — S i ( n +) 1 6 を ドライエッチングする。
    [0113] 最後に、 保護膜 2 0 と して S i Nを l m形成し端 子部上の S i Nを除去して後、 化成バスライ ン L とゲ ー ト端子 Gi、 G2との間を機械的に切断して、 T H T 基板が完成した。
    [0114] ここではゲー ト絶縁膜に Α β 203と S i Nの 2層膜 を使ったが S i N膜は必ずしも必要ではない。 また、 S i N膜の代わり に S i 02を使用することもできる。 T F T基板ではゲー ト電極と他の電極との間には約 2 5 V程度の最大電圧が印加される。 従って、 Α β 203 膜厚と しては最低 5 0 O A以上必要である。 また第 1 図では各画素が列をなすよう に配置した場合を示した が、 半ピッチずれた配置でも良い。 また付加容量 C a d がない場合でも全く 同様に製作できることはもちろ んである。
    [0115] また、 A ( P d ) の他に Α β 、 A β ( S i ) を用 いても同様に T F T基板を製造できた。 さ らにまた、 ゲー ト端子と して C r に代えて T a を用いても同様に T F T基板を製造できた。
    [0116] 本実施例では、 陽極酸化したく ない部分はホ ト レジ ス 卜で覆ったが、 陽極酸化したく ない部分を化成液に 触れないよ う にする手法も考えられる。 しかし、 この 方法は A £ の時には液面が少しでもゆら ぐと、 新し く 液とふれた部分に大電流が流れるため、 配線が切れる という欠点があ り好まし く ない。
    [0117] つぎに、 対向電極及び青、 赤、 緑のカラーフィ ルタ —ア レーを持つ透光性基板と、 上記によ り製造した T F T基板と を厚み 7 · 3 のスぺーサーを用いて貼 リ合わせ、 間に液晶を封止し、 液晶表示パネルを完成 した。 以下、 その構造を説明する。
    [0118] 第 3 1 図にカラー液晶表示パネルの断面全体構造を 示す。 液晶 L Cを基準に下部には透明ガラス基板 1 0 上に T F T等を形成した T F T基板が配置され、 上部 にはカラーフィルタ F I L、 遮光用ブラ ッ クマ ト リ ク ス B M等が形成された透明ガラス基板 1 O b が配置さ れている。 下部透明ガラス基板 1 0側は、 1.1m m程 度の厚さである。
    [0119] 第 3 1 図の中央部は一画素部分の断面を示し、 左側 は透明ガラス基板 1 0及び 1 0 b の左側緣部分で外部 引き出し線の存在する部分の断面を示し、 右側は、 透 明ガラス基板 1 0及び 1 0 b の右側緣部分で外部引き 出し線の存在しない部分の断面を示している。 第 3 1 図の左側、 右側の夫々に示すシール材 S Lは、 液晶 L Cを封止するよう に構成されておリ、 液晶封入 口（図示していない）を除く透明ガラス基板 1 0及び 1 0 b の縁周囲全体に沿って形成されている。 シール 材 S Lは、 例えば、 エポキシ樹脂で形成されている。
    [0120] 前記上部透明ガラス基板 1 0 b側の共通透明画素電 極 1 7 b は、 少なく とも一個所において、 銀ペース ト 材 S I Lによって、 下部透明ガラス基板 1 0側に形成 された外部引き出し線 1 7 ' に接続されている。 この 外部引き出し線は、 前述したゲ一 卜電極、 ソース電極、 ド レイ ン電極のそれぞれと同一製造工程で形成される。 配向膜 O R I 1及び O R I 2、 透明電極 1 7、 共通 透明画素電極 1 7 b、 保護膜 2 0及び 2 0 b、 絶緣膜 である S i N 1 4のそれぞれの層は、 シール材 S Lの 内側に形成される。 偏光板 P O L l、 P〇 L 2は、 下 部透明ガラス基板 1 0、 上部透明ガラス基板 1 0 の それぞれの外側の表面に形成されている。
    [0121] 液晶 L Cは、 液晶分子の向きを設定する下部配向膜 O R I 1及び上部配向膜 O R I 2の間に封入され、 シ ール部 S Lよってシールされている。
    [0122] 下部配向膜 O R I 1 は、 下部透明ガラス基板 1 0側 の保護膜 2 0の上部に形成される。
    [0123] 上部透明ガラス基板 1 0 b の内側（液晶側）の表面に は、 遮光膜 B M、 カラ一フィ ルタ F I L、 保護膜 2 0 b , 共通透明画素電極 1 7 b及び上部配向膜 O R I 2 が順次積層して設けられている。
    [0124] 実施例 2
    [0125] 第 3図 （ a ) は本発明の他の実施例の T F T基板の 等価回路図、 第 3図 （ b ) はその平面図である。 実施 例 1 と異なる点は付加容量 C a d が蓄積容量 C s t に 変わっている点である。 実施例 1 の付加容量は隣接す るゲー 卜線が対向電極であつたが、 蓄積容量の場合、 第 3図に示すよう に対向電極配線 S T 1 、 S T 2 が必 要となる。 第 3図 （ a ) に示すよう に、 この対向電極 配線は共通接繞された上、 蓄積容量端子 S Tに接続さ れる。 なお、 第 3図の記号はすべて、 第 1 図と同様で ある。
    [0126] 本実施例の T F T基板の製法も実施例 1 とほぼ同様 である。 製法上の異なる点は、 この場合、 ゲー ト配線 と蓄積容量、 対向電極配線とは各々異なる化成パッ ド ( P A D 1、 P A D 2 ) に接続されており、 このため、 異なる化成電圧が印加できることである。 すなわち、 先に述べたよう にゲー ト絶緣膜は比較的高電圧 （ 2 5 V ) が印加されるのに対し、 蓄積容量 C s t には 7 V 程度の電圧が印加されるのみでよ り低い電圧しか印加 されない。 一方、 蓄積容量 C s t は T F T基板の透過 率を損なうものでぁ リ、 電極の面積は小さい程良い。 すなおち、 蓄積容量 C s t の A β 203膜厚が薄い程、 3
    [0127] 電極面積が小さ く て済み、 望ま しい。 従って、 P A D 1 と P A D 2 に印加する電庄を異なるものにし、 ゲ一 ト絶縁膜用の Α β 203は厚く （ 2 0 0 0 Α、 電圧 1 4 V ) 、 蓄積容量 C s t用の Α β 203は薄く 、 ( 5 0 0 A , 電圧 3 6 V ) とすること ができる。
    [0128] 実施例 1 と全く 同様に薄膜回路を完成した後、 化成 ラインは切断線 β において切 り取ることによ り T F T 基板から取り除き、 T F T墓板が完成した。
    [0129] ついで実施例 1 と全く 同様に、 この T F T基板と透 光性基板と を厚み 7 . 3 μ πιのスぺーサーを用いて貼 リ合わせ、 間に液晶を封止し、 液晶表示パネルを完成 した。
    [0130] 実施例 3
    [0131] 第 8 図 （ a ) は本発明の他の実施例の T F T基板の 部分平面図、 第 8図 （ b ) はその断面図、 また、 第 9 図はその製造工程を示す断面図である。 本実施例にお いては、 領域 a、 b , cで示した部分 （それぞれ、 T F T部、 配線交差部、 薄膜容量部に相当する） のみ陽 極酸化を行なう。
    [0132] まず T F T基板の製造方法を述べる。 絶縁性の基板 1 0の上に C r 1 1 をスパッ タ蒸着によ り約 1 1 0 0 Aの厚みに形成し、 ホ トエッチングによ り、 ゲー ト端 子 G l、 G 2及びこれらと接続し、 陽極酸化のための 電圧供給ラインとなる化成バスライ ン： Lのパターンを 形成する （第 9 図 （ a ) ) 。 その上に Α β ( P d ) ( P d の添加量 0 . 1 % ) 1 2 を 2 8 0 0 Aの厚みに スパッタ リ ングによ り蒸着し、 ホ トエッチングによ り A β ( P d ) のゲー ト配線 G 、 G 2 7 、 付加容量、 ゲー ト電極及び化成バスライ ン Lのパターンを形成す る。 ゲー ト配線 G 、 G2 ' のゲート端子 G l 、 G 2 との接続部の領域 Aの形状は、 実施例 1で第 1 図 （ c ) に示した形状と同じである （第 9 図 （ b ) ) 。
    [0133] ホ ト レジス トを 3 の厚みに塗布し、 9 0 °Cでプ リベ一ク後露光する。 その後 1 4 0 °Cのポス トべーク を行ない、 続いて現像を行なう。 これによ り陽極酸化 する部分 （第 8図の領域 a 、 b 、 c ) と化成パッ ド P A Dのホ ト レジス トが除去される。 第 9図 （ c ) はゲ — ト端子部のみホ ト レジス ト P Rを残した例を示す。
    [0134] この状態で、 T F T基板を、 化成パッ ド P A Dが液 面から外にでるよう にして化成液に浸し、 化成パッ ド P A Dに直流電圧を印加して陽極酸化を行なう 。 陽極 酸化する A JS ( P d ) に対し、 0 . 5 m A / c m2の電 流密度になるよう に （定電流酸化） 電圧を 0 Vから徐 々 に昇圧し 1 4 5 Vまで上げる。 1 4 5 Vになったら そのままの電圧に保持する （定電圧酸化） 。 約 3 0分 で約 2 0 0 0 Aの厚みの Α β 203 1 3 が得られる。 こ のとき A £ ( P d ) の厚みの 2 8 0 0 Aの内 1 3 0 0 Aが酸化される。 領域 a 、 b 、 c のみを陽極酸化する ことによ りゲー ト配線 G 、 G 2 ' の大部分が酸化さ れずにすむため配線抵抗を低く押さえる こ とができる。
    [0135] レジス ト を除去した後、 大気中で 2 0 0 °Cで 6 0分 加熱する。 この加熱によって、 Α ΰ 203の リーク電流 が 1桁以上減少する。 第 1 0図に A fi z 03のリーク電 流と熱処理温度との関係を示す。 熱処理温度は 2 0 0 °Cから 3 5 0 °Cの範囲が望ま しい。 3 5 0 °Cを越えた 高温になる と A £ 203の剥離が生ずる。 この上にプラ ズマ C V D法によ り、 S i N 1 4 を 2 0 0 0 Aの厚み に、 a — S i ( i ) 1 5 を 2 0 0 0 Aの厚みに、 リ ン を 2.5 % ドーピングした a — S i ( n +) 1 6 を
    [0136] 3 0 O Aの厚みに堆積する。 この時基板温度は 3 0 0 。Cとする。 その後、 a — S i をパターン化して T F T 部、 配線交差部に a — S i を残す。 その後 S i N 1 4 をパタ ーン化して、 ゲー ト端子上の S i Nを除去する (第 9 図 （ d ) ) 。
    [0137] 透明電極 1 7 と して酸化インジウムを 1 0 0 0 Aの 厚みにスパッ タ蒸着し、 パターン化して透明電極 1 7 とゲー ト端子を形成する。
    [0138] T F Tの ド レイ ン電極を兼ねる信号配線 1 8、 ソー ス電極用の C r /A fi をそれぞれ 6 0 0 A、 4 0 0 0 Aの厚みにスパッタ リ ングにて形成し、 パターン化す る。 最後に、 保護膜 2 0 と して S i Nを 1 m形成し、 端子部上の S i Nを除去して後、 化成バスライ ン L と ゲー ト端子 Gi、 G2との間を機械的に切断して、 T H T基板が完成した （第 9 図 （ e ) ) 。
    [0139] こう して得られた T F T基板は、 ゲー ト配線抵抗が 低く、 T F T部及び配線交差部での電流間短絡がなく、 また、 Α β 203の比誘電率は 9 . 2 と、 S i Nの
    [0140] 6 . 7 よ り約 3 0 %高く、 T F Tの相互コンダク タ ン ス g mが約 1 . 5倍向上でき、 付加容量部の面積も小 さ くでき、 そのため透過率が向上した。 このよう に高 歩留、 高性能の T F T基板が得られた。
    [0141] つぎに、 対向電極及び青、 赤、 緑のカラ一フィルタ 一ア レーを持つ透光性基板と、 上記によ り製造した T F T基板と を厚み 7 . 3 mのスぺ一サーを用いて貼 リ合わせ、 間に液晶を封止し、 液晶表示パネルを完成 した。
    [0142] 本実施例では、 A β ( P d ) をゲー ト配線パターン 材料に用いたが、 他に A £ 、 A β ( S i ) を用いても 同様に T F T基板を製造できた。 また、 ゲー ト端子の 材料と して C r に代えて T a を用いても同様に T F T 基板を製造できた。 薄膜容量と して付加容量の例を示 したが蓄積容量の場合も同様に製造できた。
    [0143] また、 A £ 2 O 3形成以後の工程には限定なく、 例え ば、 C r /A fi の信号配線を先に形成し、 透明電極を 後に形成してもよい。 陽極酸化によ り形成される
    [0144] Α β 203は 2 0 0 0 Aの例を示したが、 1 1 0 0 Aか
    [0145] ら 2 2 0 0 Aとする ことが好ま しい。
    [0146] なお、 T F Tの活性層には a — S i例を挙げたが、 ポリ S i等他の材料であってもよいことはもちろんで ある。
    [0147] 実施例 4
    [0148] 第 1 1 図 （ a ) 、 （ b ) 、 （ c ) 、 第 1 2図 （ a ) 、 ( b ) 、 （ c ) 、 ( d ) , ( e ) を用いて説明する。 第 1 1 図 （ a ) は、 本発明の他の実施例の T F T基板 の断面を示し、 第 1 1 図 （ b ) はその平面を示す。 同 図において 1 0 は絶縁性基板、 1 2 ' はゲー ト配線パ ターンの Α β 、 1 1 はゲー ト端子用の C r»、 1 3は A β の陽極酸化膜である A β 203、 1 4 ' は窒化シリ コ ン膜、 1 5 ' は a — S i 、 1 9 は窒化シ リ コ ン膜、 1 6はリ ン ドープ水素化非晶質シ リ コ ン （ n +層） 、 1 1 ' 、 1 2 ' , 1 7はそれぞれ、 C r、 Α β 、 透明 電極、 2 0は保護膜、 Lは化成バスライ ン、 G i' 、 G2' はゲー ト配線、 はド レイ ン端子 （薄膜 卜ラン ジスタの ド レイ ン電極をも兼ねる） a は T F T部の陽 極酸化領域、 b は配線交差領域、 c は薄膜容量部の陽 極酸化領域を示す。
    [0149] 第 1 2図 （ a ) 、 （ b ) 、 （ c ) 、 （ d ) 、 ( e ) は各々の工程での断面図を示した。 第 1 2図 （ a ) は 陽極酸化後、 第 1 2図 （ b ) は窒化シ リ コ ン膜をパタ ーン化した後、 第 1 2図 （ c ) は n + 層をパターン化 後、 第 1 2図 （ d ) A β 1 2 " をパターン化した後、 第 1 2図 （ e ) は画素電極用の透明電極 1 7 をパター ン化した後を示す。
    [0150] 絶縁性基板 1 0上に C r をスパヅタ蒸着によ り 1 1 0 0 Aの厚みに形成し、 ノ、。ターン化して、 ゲー ト 端子 Gi、 G2及びこれらを共通接続し、 陽極酸化のた めの電圧供給ライ ンとなる化成バスライ ン L を形成す る。 さ らに A J2 を 2 6 0 0 Aの厚みにスパヅタ法によ リ形成し、 パターン化してゲー ト電極 1 2 ' 及びゲー ト配線 G 、 G2' を形成する。 この時各ゲー ト配線 、 G は化成バスライ ン Lによ り共通接続され る。 その後、 ホ ト レジストを 3 m塗布し、 ホ トエツ チングプロセスにょ リ、 第 1 1 図 （ b ) に破線で囲ん だ領域 a、 b、 c の部分のレジス トを除去する。
    [0151] この状態で、 基板を化成液に浸し、 化成バスライ ン に電圧を供給する。 陽極酸化する A J2 に対し、 0 .5 〜 1 0 m A/oiの電流密度になるよう （定電流酸化） 電圧を 0 から徐々に昇圧し + 1 2 0 Vまで上げる。 + 1 2 0 Vになったらそのままその電圧に保持する （定 電圧酸化） 。 約 3 0分で約 1 7 0 0 Aの Α β 203 1 3 が得られる。 この時 A fi の厚み 2 6 0 O Aの内
    [0152] 1 1 0 0 Aが酸化される。 化成液と しては 3 %酒石酸 溶液をアンモニアで中和しエチレングリ コール、 も し く はプロ ピレングリ コールで 1 ： 9 に希釈し P H 7 ± ダ /
    [0153] 0.5に調整した溶液を用いる。 このよう に局所的に 陽極酸化することによ り、 ゲー ト配線 G 、 G2' の 大部分の A β が陽極酸化されずにすむため、 配線抵抗 を低く押さえる ことが出来る。
    [0154] なお、 第 1 1図 （ c ) にはゲー ト配線の A fi 1 2 ' とゲー ト端子の C r 1 1 との接続領域 Aの拡大図を示 した。 図中 dは Α βパターンの線幅を示す。 このよう に複雑なパターンにしている理由は、 Α β又は Α β を 主体とする金属は熱ス ト レスが加えられた場合、 ホイ ス力が発生するのを防ぐためである。 Α β の線幅 d が 2 5 以上であればホイス力が発生する場合がある が、 線幅 d が 2 0 μ ιη以下、 よ り好ま し く は Ι Ο μ πι 以下であればホイス力が発生しない。 このため第 1 1 図 （ c ) のようなパターンにした。 もちろん Α β 203 で覆われた Α β の部分にはホイス力は発生しない。
    [0155] レジス ト を除去した後、 大気中あるいは真空中で 2 0 0〜 4 0 0 で 6 0分加熱する。 この加熱によつ て Α β 203の リーク電流が 1桁以上減少する。 これに ついては第 1 0図に示した。 熱処理温度と しては 2 0 0〜4 0 0 °Cが望ま しい。 これ以上の高温になる と A £ 膜上に剥離が生じる。 この上にプラズマ CVD法 によ り、 第 1の窒化シ リ コ ン 1 4 ' を 1 2 0 0〜
    [0156] 2 0 0 0 Aの厚みに、 a — S i 1 5 ' を 2 0 0〜
    [0157] 1 0 0 0 Aの厚みに、 第 2の窒化シリ コン 1 9 を ダ^
    [0158] 1 0 0 0〜 2 0 0 0 Aの厚みに堆積する。 この時基板 温度は 1 5 0〜 3 0 0 °Cと した。 その後、 第 2の窒化 シリ コン 1 9 をノヽ。ターン化し、 T F Tのチャネル上と 配線交差部のみに残した （第 1 1 図 （ a ) ) 。
    [0159] リ ンを 0 . 6〜 2 . 5 % ドープした非晶質シ リ コ ン
    [0160] ( n +層） 1 6 を 2 0 0〜 5 0 0 Aの厚みに堆積し、 ノヽ。ターン化して T F Tのソース ' ド レイ ン部のみに残 す。 この時 a — S i 1 5 ' も同時に除去する。 C r 1 1 ' を 5 0 0〜： L 0 0 0 Aの厚みに、 A JB 1 2 " を 3 0 0 0〜 8 0 0 O Aの厚みに抵抗加熱蒸着あるいは スパッタ にて堆積し、 ノ、。ターン化して、 ドレイン端子 D i、 T F Tの ド レイ ン ' ソース電極を形成する。 次 に酸化インジウムよ リなる透明電極 1 7 を約 1 0 0 0 Aスパヅタ によ り堆積しパターン化して、 画素電極、 端子等を形成する。 次に、 プラズマ C V Dで窒化シ リ コ ンを約 l p m堆積し、 ホ トエッチングプロセスによ リ端子部上の窒化シ リ コ ンを除去して、 薄膜トランジ スタ基板が完成する。
    [0161] この基板と対向基板と を合わせ、 間に液晶を封じ し、 最後にゲー トバスライ ン L を第 1 1 図 （ b ) の切断線 β に沿って切り出すことによ リ各ゲ一卜端子を分離し て表示パネルが完成する。 なお、 このゲー トバスライ ン Lはパネルを静電破壊から守る役目 をも兼ねるもの である。 こ う して得られた表示パネルはゲー 卜配線抵抗が低 く、 T F T部、 及び配線交差部での電極間短絡がなく 、 また、 Α β 2〇 3の比誘電率は 9 .2 と窒化シ リ コ ンの 6.7 よ り 3 0 %高く 、 T F Tの相互コンダク タ ンス g mが約 1 .5倍向上でき、 付加容量部の面積も小さ く てでき透過率が向上した。 このよう に、 髙歩留で、 高性能のパネルが得られた。 こ こではゲー ト電極 . 配 線に A β を用いた場合の例で示したが Α β の代わり に 1 %以下の S i や P d を含んだ A fi でも全く 同様に使 用できる。 また、 ド レイ ン端子に Α β を用いたが A £ の代わり に先の A fi ( S i ) 、 A β ( P d ) が使用で きる。
    [0162] なお、 薄膜容量について説明を加える。 第 1 3図 ( a ) 、 ( b ) , ( c ) 、 （ d ) に T F T基板の 2画 素分に対応する部分の回路図を示す。
    [0163] 第 1 3図 （ a ) は付加容量がない場合、 第 1 3図 ( b ) は隣接したゲー ト配線との間に付加容量を形成 した場合、 第 1 3図 （ c ) は自身のゲー ト配線との間 で付加容量を形成した場合、 第 1 3図 （ d ) は隣接し たゲー ト配線との間に付加容量を形成する場合の別の 例を示す。
    [0164] 同図において、 G はゲー ト配線、 G z' は隣接し たゲー ト配線、 Tu, T12は T F T、 L Cは液晶、 G、 S、 Dは各々 T H Tのゲー ト、 ソース、 ド レイ ンであ る。 V c o mは共通端子、 b は配線交差領域、 C a d は付加容量、 Di、 D2はド レイ ン端子である。 第 1 3 図 （ b ) 、 ( d ) で G 2 ' をゲ一 卜配線とは別配線と しても良いことはもちろんである。
    [0165] いずれの場合にも全く 同様に製作できることは勿論 である。 また、 こ こではゲー ト電極 Gと配線交差領域 b が分離している例を示したが、 分離していなくても 良い。
    [0166] 特に重要なことは A β 203膜厚であ り、 これについ て説明する。 T F Tの相互コンダクタ ンス g mから言 えばゲー ト絶縁膜は薄い程良い。 第 1 4図 （ a ) に相 互コンダクタ ンス g mと A β 2 O 3、 S i Nの膜厚との 関係を示す。 従来ゲー ト絶縁膜と しては膜厚 0.3 程度の S i Nが多用されている。 この時の相互コ ンダク タ ンス g mを 1 と した時に、 Α β 203と S i N の膜厚を変えた場合の相互コンダクタ ンス g mの値を 示したものである。 この図よ り明らかなよ う に 2層の ゲ一 卜絶緣膜とする利点は電極間短絡以外に相互コ ン ダク タ ンス g mを改善できる点にもある。 従って第 1 4図 （ a ) 中に斜線を施した領域が相互コ ンダクタ ン ス g mから望ま しい領域となる。 一方、 薄くなれば絶 緣耐圧が下がる。 通常の液晶パネルの動作状態ではゲ 一 卜と ド レイ ン （信号配線） 間には最大 2 5 Vの電圧 (ゲー トが負極性） が印加される。 実際の製品ではこ の 2 5 Vの電圧を補僂するために、 この 3倍の 7 5 V でのスク リーニングが行なわれる。 従って、 Α β 203 も S i Nも各々の膜がこの電圧に耐え得る膜厚でなけ ればならない。 （異物があるこ と を前提と した場合、 A £ z 03がない部分、 S i Nのない部分があると考え ねばならない） 。 表 2 に Α β 203、 S i Nの膜の破壊 耐圧と 7 5 Vに耐える最小膜厚を記した。 A £ 203、 S i N各々厚み 1 1 0 0、 1 2 0 0 A以上が必要とな る。 Α β 203の厚み 1 1 0 0 Aというのは陽極酸化電 圧 8 0 Vに対応する。
    [0167] 表 2
    [0168] 絶縁膜 破壊耐圧 7 5 Vに耐 陽極酸化電圧
    [0169] える膜厚
    [0170] M V / cm A V
    [0171] Ai203 6.8 1 1 0 0 8 0
    [0172] SiN 6.3 1 2 0 0 一
    [0173] さ らに、 第 1 4図 （ b ) に陽極酸化膜 A β 2 O3のリ ーク電流特性を示す。 このリーク電流はある電圧まで は低いが、 ある電圧以上で急激に増加する。 この電流 は T F Tのオフ電流に加算される。 従って小さい程望 ま しい。 T F Tのオフ電流は約 1 0一8 ofであ り、 この リーク電流も これ以下である必要がある。 先に述 ベたよう に液晶パネルでは一 2 5 Vの電圧が印加され るがこの電圧でリーク電流が 1 0 _S A / ^以下となる のは陽極酸化電圧が 8 0 V以上の時である。 この点か らも Α £ 203膜厚は 1 1 0 O A以上必要と言える。
    [0174] Α ώ 203膜厚を制約するものと してレジス ト耐圧が ある。 前記したよう に陽極酸化したく ない部分はホ ト レジス トで被覆するが陽極酸化電圧がホ ト レジス トの 耐圧を越えた場合レジス トが破壊されると同時にその 下にある A £ が消失する。 従って、 陽極酸化電圧を高 くするこ とは適当でなく 、 1 5 0 V (この時 A fi z03 膜厚は約 2 1 0 0〜 2 2 0 0 Α) 以下が望ま しい。 第 1 4図 （ a ) 中に以上述べた A fi 2O3、 S i Nの最適 膜厚領域を格子網目で示した。
    [0175] Α β 2Ο3は 1 1 0 0〜 2 2 0 0 Aの範囲、 特に
    [0176] 1 1 0 0〜 2 1 0 0 Aの範囲、 S i Nは 1 2 0 0〜
    [0177] 2 0 0 O Aの範囲での 2層絶縁膜が望ま しい。
    [0178] 実施例 5
    [0179] 本実施例ではゲー ト端子部を除いて全面陽極酸化す る場合を示す。 第 1 5図 （ a ) は本実施例による T F T基板の断面を示し、 第 1 5図 （ b ) はその平面を示 す。 第 1 5図 （ c ) にはゲー ト端子とゲー 卜配線接続 部の拡大図を示す。 各部の記号は既述の実施例と同様 である。
    [0180] 製作工程は実施例 4 と同様である。 違うのは陽極酸 化時のホ ト レジス トの形状だけである。 第 1 5図 （ b ) に破線 β iで示した線よ リゲー ト端子側を レジス トで ク
    [0181] 被覆した後、 陽極酸化を ύ行なう 。 C rゲー ト端子が化 成液に触れる と この部分の C r は電池反応によ り溶出 してしまうので、 完全にレジス トで被覆する必要があ る。 なお、 第 1 5図 （ c ) の図中記号 d ' はレジス ト 端と C r との間の距離を示すが化成液がしみ込むので、 d ' は Ι Ο Ο μ πι以上にする必要がある。 この場合は 第 1 5図 （ c ) のよう にレジス ト端面はゲー ト配線と 直交させている。 実施例 4でレジス ト耐圧について説 明したが、 このレジス トの耐圧はレジス トパターンと Α β配線パターンとの相対的な位置関係によって大き く左右される。 これを説明する。
    [0182] 第 1 6図に示すよう にゲー 卜端子はその先端付近に おいて斜めになる部分がある。 このような部分をホ ト レジス トで覆う場合、 第 1 6図に示すようなホ ト レジ ス トパターン （斜線部がホ ト レジス 卜で被覆する部分） が考えられる。 この時、 ゲー ト配線と レジス ト端とは 各々、 図に示すよう に角度 0ぃ 0 2とで交差する。 こ の図の場合、 0 は鈍角、 Θ z は鋭角となるが、 この ようなレジス トパターンで陽極酸化を行なう と、 鋭角 θ 2 側においてゲー ト配線が溶出し、 ゲー ト配線が断 線する。 これはレジス トパターン露光時にゲー ト配線 と レジス ト端の距離が近いために、 ゲー ト配線によ り 光が散乱し、 結果と して、 この部分のレジス ト膜厚が 薄く な り耐圧が落ちるからである。 これはレジス 卜パターンの 0 62を直角も し く は 鈍角にする ことによ り防止できる。 第 1 7図に ^ θ 2ともに直角にした場合を示す。
    [0183] 実施例 4 5では A fi 203の上に窒化シリ コン膜を 形成する場合について述べたが、 実施例 4 5で窒化 シリ コンの代わり に S i 02 を使う ことができる。
    [0184] S i 〇2は次の方法で形成する。 S i H4 と N2 Oと を主成分とする混合ガスを用いたプラズマ C V D法に て膜厚 1 0 0 0 3 0 0 0 Aの S i 02膜を形成する 基板温度は 2 0 0 3 0 0 とする。 この S i 02 膜 を用いた場合の構造は第 1 1 図及び第 1 2図の窒化シ リ コン 1 4 ' が S iO2になると ころのみが違う。 その 他は実施例 4 5 と全く 同様である。
    [0185] 実施例 6
    [0186] 実施例 4 5ではプラズマ C V D法によ り Α β 2 Ο3 の上に第 1 の窒化シ リ コ ン、 非晶質シ リ コ ン、 第 2の 窒化シ リ コ ンの順に堆積したが、 本実施例は第 2の窒 化シ リ コ ンを使用 しない例である。 第 1 8図 （ a )
    [0187] ( b ) 、 （ c ) 、 （ d ) 、 （ e ) 、 （ f ) を用いて説 明する。 第 1 8図 （ a ) （ b ) 、 （ c ) は同図 （ f ) で示した T F T部 （領域 a ) 、 配線交差部 （領域 b ) 付加容量部 （領域 c ) に対応する部分の a — a ' b - ' c - c ' 線断面図を示したものである。 図の 記号は既述の実施例と同様である。 平面レイアウ トは 第 1 1 図 （ b ) と同様である。
    [0188] 絶緣性基板 1 0上に A J¾ 1 2 ' を 2 8 0 0 A形成す る。 ノ、。ターン化して、 ゲー ト配線 G i' とゲー ト電極 と付加容量電極とを含むゲー ト配線パターンを形成す る。 陽極化成して、 A fi 2031 3 を形成する。 化成電 圧 1 4 4 Vとする。 この時 A fi 203 1 3の膜厚は約 2 0 0 0 人となり、 化成されない A J2 1 2 ' の膜厚は 約 1 5 0 O Aである。 この上にプラズマ C V D法によ リ窒化シ リ コ ン 1 4 ' (酸化シ リ コ ンでもよい） を
    [0189] 1 2 0 0 〜 2 0 0 0 Aの厚みに形成する。 続いて、 非 晶質シ リ コ ン 1 5 ' を 2 0 0〜 2 0 0 0人形成する。 さ らにリ ンを 0 . 5〜 2 . 5 %含んだ非晶質シ リ コ ン
    [0190] 1 6 を堆積する。 その後ホ トエッチングプロセスにて、 T F T部、 配線交差部以外の部分の非晶質シ リ コ ン膜 を除去する。 その後、 C r l l ' を 4 0 0〜 ： L 0 0 0 Aの厚みに、 Α β 1 2 ' を 3 0 0 0〜 5 0 0 0 Αの厚 みに形成し、 ノ、。ターン化して、 信号配線、 T F Tのソ —ス、 ド レイ ン電極を形成する。 次でこれをマスク に リ ン ドープ非晶質シ リ コ ン 1 6 を加工する。 その後、 酸化イ ンジウム透明電極 1 7 を 5 0 0〜 2 0 0 0 Αの 厚みにスパタッタ法によ リ形成し画素電極を形成する。 この透明電極は Α β の上全域に残しても良い。 これで 第 1 8 図 （ a ) — ( c ) に示した構造を持つ T F T基 板が完成する。 この上に保護膜窒化シ リ コ ン （約 1 ≤0
    [0191] μ m) を形成し、 後は既述の実施例と同様の方法でパ ネルが完全する。
    [0192] 配線交差部と付加容量部はこの構造のみでなく 、 例 えば第 1 8図 （ d ) 、 （ e ) に示すような構造をと る ことができる。
    [0193] 第 1 8図 （ d ) は配線交差部の層間絶縁膜を A ΰ 2 03のみにした例、 第 1 8図 （ e ) は付加容量部の誘 電体を A ΰ 203のみにした例を示したものであある。 このよう にして A £ 203、 S i Nも し く は S i 〇2 、 a — S i のどれを挟み込むかはマスク を変えることに よって選択できることはもちろんである。
    [0194] 本実施例では非晶質シリ コ ンと リ ン ド一プ非晶質シ リ コン膜とが連続で形成でき、 薄膜トランジスタ の特 性が安定できると ころが特徴となる。
    [0195] また、 上記の A £ に代えて、 Α β ( 1 % S i )、 A & ( 0.3 % P d ) を用いても同様な効果が得られ る。 さ らにまた、 こ こではド レイ ン端子に C r と A fi との 2層膜を使用したが Α β のみでも良い。
    [0196] 実施例 7
    [0197] 第 1 3図 （ b ) に等価回路を示した例の実施例を第 1 9 図 （ a ) 、 （ b ) 、 （ c ) 、 （ d ) 、 （ e ) に示 す。 第 1 9 図 （ b ) 、 （ c ) 、 （ d ) 、 （ e ) は同図 ( a ) に示した A— A ' 、 B - B ' 、 C一 C ' 、 D— D ' 線に対応する部分の断面図をそれぞれ示したもの /
    [0198] である。
    [0199] 絶縁性基板 1 0上に Α β ( 0.1 % P d ) 1 2 を 2 8 0 0 Aの厚みに形成し、 ホ トエッチングによ りパ ターン化してゲー 卜電極 5 6、 ゲー 卜配線 G 、 蓄 積容量線 5 1、 蓄積容量 C s t を形成する。 実施例 4、 5で述べた方法によ り、 この A fi ( P d ) を陽極酸化 して、 A £ 2031 3を 2 0 0 0 Aの厚みに形成する。 この上にプラズマ C V D法によ リ窒化シ リ コ ン 1 4 ' を 1 2 0 0〜 2 0 0 0 Αの厚みに形成し、 さ らに非晶 質シ リ コ ン 1 5 ' を 2 0 0〜 2 0 0 0 Αの厚みに形成 する。 さ らにリ ンを含んだ非晶質シ リ コ ン 1 6を形成 する。 その後ホ トェヅチングプロセスにて T F T部、 配線交差部以外の部分の非晶質シ リ コ ンを除去する。 さ らに、 蓄積容量 C s tの窒化シリ コン膜を除去する。 これで蓄積容量には A β 203のみが残る。 窒化シリ コ ン膜は通常 C F 4 ガスを用いたプラズマアジシャで除 去するが、 Α 203膜はこの C F4 ガスアッシャーに は極めて耐性があ り、 このように Α β 203上の S i N のみを除去することが可能である。 この後、 C rを 4 0 0〜 1 0 0 0 Aの厚みに、 Α ώ を 3 0 0 0〜
    [0200] 5 0 0 0 Αの厚みに形成し、 パターン化して信号配線 1 8、 T F Tのソース電極5 5、 蓄積容量部配線 5 7 を形成する。 次にこれをマスク と してリ ン ド一プ非晶 質シ リ コ ン 1 6を加工する。 その後、 酸化イ ンジウム 2
    [0201] よ りなる透明電極 1 7 を 5 0 0〜 2 0 0 0 Aの厚みに スパヅタ法によ り形成し、 画素電極を形成する。 この 透明電極は A £ の上全面に残しても良い。 この上に保 護膜 2 0 と して窒化シリ コン膜を形成して、 後は既述 の実施例と同様にして T F T基板が完成する。
    [0202] 本実施例は蓄積容量部の絶縁膜と して Α β 203のみ を用いる。 この他にも A fi 2O3Z S i N 2層の絶緣膜 を用いるこ とができるが、 A £ 203だけの方が容量が 大き くでき、 その分、 蓄積容量部の占有面積を小さ く できるので、 基板の透過率を向上することができる。 表 3に本実施例での使用可能な絶緣膜 （誘電体膜） と、 それを必要とする場所とをまとめた。
    [0203] (以下余白）
    [0204] 表 3
    [0205] 場所 材料
    [0206] 酸化膜 窒化シ リ コ ン膜 a - S ゲー ト部 0 0 0 ゲー ト配線
    [0207] と信号配線 o o 厶 交差部
    [0208] 蓄積容量線
    [0209] と信号配線 o 0 厶 交差部
    [0210] 蓄積容量部 o X X
    [0211] O必要 X不要 Δどちらでも可
    [0212] 表中の厶印は場合によ り、 使用するかどう かを決め れぱ良い。
    [0213] 実施例 8
    [0214] 実施例 7 は蓄積容量線 5 1 をゲ一 卜配線 G とは 別に設けたが、 本実施例は、 第 2 0図 （ a ) 、 ( b ) ( c ) 、 （ d ) 、 （ e ) に示すよ う に、 隣接するゲー ト配線 G2' の 1部を蓄積容量と して用いた例である。 なお、 第 2 0図 （ b ) 、 （ c ) 、 （ d ) 、 （ e ) は同 図 （ a ) で示した A - A ' 、 B - B ' 、 C一 C ' 、 D - D ' 線に対応する部分の断面図をそれぞれ示したも のである。
    [0215] 実施例 9 本発明の第 9 の実施例を第 2 1 図を用いて説明する。 絶縁基板 1 0上に、 A J8 1 2 ' を真空蒸着法によつ て膜厚 0 .2 it mに堆積し、 これを通常のホ トエッチ ング法によ リパターン化した。 この後ポジ型ホ ト レジ ス ト P R (東京応化工業㈱製、 商品名 O F P R— 8 0 0 ) を膜厚 2 μ ιηに塗布し、 所望のホ トマスク を用い て紫外線を選択的に照射、 露光した。 これを現像して 得た状態が第 2 1 図である。 P A Dは Α β の陽極酸化 の際に電圧を印化するための化成パッ ド （陽極酸化用 端子） である。 ここで特に重要な点は、 Α βパターン と陽極酸化用マスクパターンそれぞれの、 パターンェ ジジによる交点である。 すなわち第 2 1 図における如 く 、 外角 0 1 、 0 2 を 1 3 5 ° にした点である。 これ を 1 2 0 °C 2 0分の熟処理によるポス トべーク を行つ た後、 化成液の液面が図中の A— A ' ライ ン付近にな るよう にして陽極酸化を行なった。 この陽極酸化にお ける電圧の印加方法は、 初期においては 5 0 # A ol の電流密度で徐々に電圧を上昇し、 1 0 0 Vの電圧に なった時点で一定電圧 1 0 0 Vを 1 5分間印加して陽 極酸化を行なった。 その結果、 ホ ト レジス トの載って いない液中の A fl 1 2 ' 上に膜厚約 1 4 0 n mの
    [0216] Α β 2 Ο3を成長することができた。 この際、 Α β ( 2 ) 上の陽極酸化用マスク （ホ ト レジス ト P R) は充分な 耐圧を示し、 絶緣破壊を起こすことはなかった。 特に 陽極酸化用マスクのパターンエッジは鲍緣破壤を起こ し易いが、 本実施例の如く外角 0 1、 0 2 を 9 0 ° 以 上 （ 1 3 5 ° ) にしたこ とによ リ、 陽極酸化用マスク のパターンエッジでの絶縁破壊による欠陥の発生は皆 無であった。
    [0217] 実施例 1 0
    [0218] 本発明の第 1 0の実施例を第 2 5図、 第 2 6図、 第 2 7 図及び第 2 8 図によ り説明する。 こ こでは T F T を用いた液晶ディ スプレイ に本技術を応用 した例を示 す。
    [0219] 第 2 5図は薄膜 トランジスタ を用いた液晶ディスプ レイ駆動用パネルの一部分を模式的に示す図である。 同図の Τι:ιは T F Tで 1画素ごと に備えており、 映 像信号が、 ド レイ ン端子 DNから供給され、 この トラ ンジスタで各画素に書き込むものである。 映像信号は 丁 丄 の T F T を介して液晶 L Cに供給され、 画素ごと に所望の映像を現す。 C a d は映像信号をよ リ長く保 持するための付加容量であ り、 5 8、 5 5及び 5 6は 各々 ト ラ ンジスタ の ド レイ ン電極、 ソ ース電極及びゲ — ト電極である。 1 8 はド レイ ン端子 DNから供給さ れる映像信号を各画素に供給するための信号配線であ リ、 G N' は信号を書き込む行を選択するためのゲ一 ト配線 （走査線） である。 このゲー ト配線はゲー ト端 子 G Nに接続されている。 S6
    [0220] このような液晶ディスプレイパネルを実現するため には、 一般にはガラス基板上に、 先ずゲー ト電極とゲ — ト配線及びゲー ト端子を形成する。
    [0221] こ こでは、 ゲー ト電極とゲー ト配線及びゲー ト端子 を A J2 で形成する例を説明する。
    [0222] 第 2 6図はディスプレイパネルにおける、 ゲー ト配 線を施した場合の概要を示す平面図である。 1 0はガ ラス基板、 4 0はゲート電極とゲー ト配線さ らには ト ランジスタ あるいは画素等のあるデバイス部で先の第 2 5図における T F Tアレイ部である。 G Nはゲー ト 端子である。 4 1 はデバイス部 4 0 とゲート端子 G N を接続すると共に、 デバイス部の行ピッチと端子部の ピッチを調節すること と、 外部接続に都合の良い本数 を一ブロック毎にまとめて、 端子ブロック を形成する ための、 引き出し線部である。
    [0223] 引き出し線部 4 1付近の拡大図を第 2 7図に示した。 同図は、 先の第 2 6図のデバイス部 4 0 が下方になる よう に 9 0度回転した状態で示している。 引き出し線 部は前記理由のため、 ゲー ト配線及びゲー ト端子の如 く等間隔、 平行パターンとはならず、 通常は第 2 7図 の如く斜めになる と ともに、 場所によ りパターンは種 々 の方向を採るこ とが多い。
    [0224] と ころで、 デバイス部の中で特に重要で複雑な構造 をなす、 T F T部の、 本実施例における工程断面図を 7
    [0225] 第 2 8 図 （ a ) 、 （ b ) 、 （ c ) 、 （ d ) 、 （ e ) に 示した。 第 2 8図 （ a ) は T F Tのゲー ト電極を膜厚 0 .3 μ m の Α β 1 2 ' で形成したものである。
    [0226] こ こでは第 2 6図のデバイス部 4 0 を陽極酸化して、 第 2 8図に示すよう に、 Α £ 2031 3 を Α £ 1 2 ' 上 に成長させ、 この Α β 203をゲー 卜絶縁膜の一部及ぴ 配線交差部の絶縁膜に用いるものである。 従って端子 以外を酸化させること と した。 この陽極酸化のため、 端子を束ねた部分が第 2 7図の化成パッ ド部 4 4であ る。 またこ こには陽極酸化の際に電圧を印加するため の化成パッ ド P A Dがある。 第 2 7図中 P Rは陽極酸 化用マスクのポジ型ホ ト レジス トである。 こ こではホ 卜 レジス トの膜厚は 3 · 5 mと した。 特に重要な点 は陽極酸化液 （化成液） 中に浸る部分での、 Α βバタ ーンと陽極酸化用マスクパターンそれぞれの、 パター ンエッジによる交点である。 先に記したよう に、 引き 出し線部 4 1 は Α β パターンが種々な方向を向いてい るため， 陽極酸化用の化成液中での、 ホ ト レジス 卜と Α β との両パターン間の外角は、 第 2 7図中の水平方 向に一直線にホ ト レジス トノ、。ターンを形成する と、 そ の外角は種々の角度を取り、 例えば 4 0 ° 〜 1 4 0 ° となってしまう 。 このよう に外角が種々の角度、 特に マスク用ホ ト レジス トがポジタイプの場合 9 0 ° 以下 となる と欠陥が発生しやすい。 本実施例では第 2 7図 の如く外角は全て 1 3 5 ° と した。
    [0227] 次に 1 4 0 °C、 3 0分のポス トべーク処理を施した 後、 陽極酸化を行なった。 陽極酸化は第 2 7図の A — A ' 付近に陽極酸化用の化成液の液面になるよう にし た。 化成液は酒石酸 3 %水溶液にアンモニア水を添加、 中和後プロ ピレングリ コールを容積比で 1 0倍加えた ものを用いた。 化成パッ ド P A Dから、 初期は 3 0 m A/of の定電流を流し、 1 5 0 Vに達した後は定電 圧で 2 0分間の電圧を加えて、 陽極酸化を行なった。 その結果 Α β上に A JK 203膜を 2 1 0 n m成長させる ことができた。 こ こでの陽極酸化において、 外角 0 を 1 3 5 ° 、 ポス トべ一ク を 1 4 0 °C 3 0分と したこと から、 酸化時の欠陥は皆無であった。 なお、 このとき の トランジスタ部の構造は第 2 8図 （ b ) の如くであ る。
    [0228] 本技術の主要な部分は以上であるが、 液晶ディスプ レイ用パネルを製作するための説明を、 第 2 8図を用 いて以下簡単に行なう 。 第 2 8図 （ b ) の後、 プラズ マ C V D法によ り S i N 1 4、 a — S i ( i ) 1 5及び a — S i (n ) 1 6 を順次堆積した後、 第 2 8図 （ c ) の如く a — S i (n ) 1 6 と a — S i (i ) 1 5 をゲー ト 電極幅よ り小さ く加工した。 次に第 2 8図 （ d ) の如 く 、 電極となる C r l l を真空蒸着法によ り堆積し、 ソース及びド レイ ン電極の形状に加工した。 さ らに電極及び配線を行なうため、 A £ 1 2〃 を真 空蒸着法によ り堆積し、 第 2 8 図 （ e ) の如く と した。 なお画素電極である透明電極 （例えば I T O膜） を形 成するが、 それは、 この工程の後、 も し く は前記ソー ス及びド レイ ン電極形成前であっても良い。 （こ こで は煩雑を避けるために透明電極は図示していない） こ のよう にして液晶ディスプレイパネル用の T F Tを作 つた。 この トランジスタ のゲー ト絶縁膜には前記した、 陽極酸化による Α β 2 Ο3と S i Nとで構成しており、 二層ゲー ト絶緣膜となっていることから、 特に絶縁性 には僅れた構造とすることが出来た。
    [0229] 実施例 1 1
    [0230] 本発明の第 1 1 の実施例を第 2 9 図を用いて説明す る。 また、 本実施例でも液晶ディスプレイパネルを想 定して陽極酸化を行なった。 基板 1 0上に Α β 1 2 ' を 0.3 μ ιη 堆積し、 実施例 1 0 と同様にして Α β 1 2 ' を加工した。 さ らに、 この例でも実施例 1 0 と 同様に、 陽極酸化をする部分と、 陽極酸化を しない部 分との間に、 選択的に陽極酸化をするための保護用マ スク を設けた。 ここでは、 マスク と しては、 O F P R 一 8 0 0 (ポジ型レジス ト） を膜厚 4 mと し、 Α ώ 1 2 ' と レジス トパタ ーン P Rとの外角を、 どの部分 の交点においても 9 0。 になるよう にした。 この後、 1 3 0 °C 3 0分のポス トべーク を施した。 次に同図の έθ
    [0231] A— A ' 付近に、 陽極酸化用化成液の液面となるよう にして、 化成パッ ド P A Dから 8 0 n A Z cm2の電流密 度で電流を流した。 徐々に電圧が上昇しながら A β 2 Ο 3が成長する。 電圧が 1 4 0 Vになった時点からは、 この電圧で 2 0分間保持した。 こう して陽極酸化を行 なった後、 ホ ト レジス トを取り除いた。 その結果、 約 2 0 0 n mの膜厚の Α £ 2 Ο3が成膜できた。 この陽極 酸化において、 ホ ト レジス トのマスクパターン形状を、 いずれの Α β パターンとの交点においても、 9 0 ° と したこと、 及びホ ト レジス トの膜厚を 4 mと十分に 厚く した効果によ り、 陽極酸化での A J8 の溶解等の欠 陷は皆無であった。
    [0232] 実施例 1 2
    [0233] 第 1 2の実施例を第 3 0図を用いて説明する。 本実 施例でも液晶ディスプレイパネルを想定して陽極酸化 を行なった。
    [0234] 基板 1 0上に Α β 1 2 ' を 0 . 3 5 A m堆積し、 実 施例 1 0 と同様にして A fi l 2 ' を加工した。 さ らに、 この例でも実施例 1 0 と同様に、 陽極酸化をする部分 と、 陽極酸化を しない部分との間に、 選択的に陽極酸 化をするための保護用マスク とそてホ ト レジス ト P R を設けた。 ここでは、 マスク と しては、 O M R (ネガ 型レジス ト） を膜厚 3 と し、 A fi と レジス トパタ ーンとの外角を、 どの部分の交点においても 6 0 ° に έ/
    [0235] なるよう にした。 ネガ型レジス トでは、 紫外線露光に よるノヽ。ターン化の際、 Α βノヽ。ターンエッジでのハレー シヨンによ り レジス トが重合して、 レジス ト残り を生 じる。 この影響を取り除く ため、 本実施例では外角を 6 0 ° と した。 この後、 1 4 0 °C、 4 0分間のポス ト ベーク を施した。
    [0236] その後、 同図の A— A' 付近に、 陽極酸化用化成液 の液面となるよう にして、 ィヒ成パッ ド P A Dから l O O n AZoiの電流密度で電流を流した。 徐々 に電 圧は上昇しながら Α ώ 203が成長する。 電圧が 2 0 0 Vになった時点からは、 この電圧で 2 0分間保持した。 こう して陽極酸化を行なった後、 ホ ト レジス ト を取り 除いた。 その結果、 約 2 8 0 n mの膜厚の Α β 203が 成膜できた。 この陽極酸化において、 ホ ト レジス トの マスクノ、。ターン形状を、 いずれの Α βノヽ。ターンとの交 点においても、 6 0 ° と したことで、 Α βパターンェ ッジでのハ レーショ ンの影響を無くすことが出きたた め、 陽極酸化中での A £ の溶解、 新線等の欠陥は皆無 であった。
    [0237] 実施例 1 3
    [0238] 第 3 3図に本発明の液晶表示装置の一実施例を示す。 この装置は、 液晶表示パネル 8 1 と、 該液晶表示パネ ルに映像信号を与えるための映像信号駆動回路 8 3と、 該液晶表示パネルに走查信号を与えるための走査回路 8 4 と、 該映像信号駆動回路及び走査回路に T F T情 報をを与えるための制御回路 8 2 を有する。 制御回路 8 2は電源回路、 上位演算処理装置からの情報を T F Τ情報に変換する回路等を含む。 前記実施例で得た液 晶表示パネルをそれぞれ用いてこの装置に組み込んだ と ころ、 いずれも信頼性の高い画像が得られた。
    [0239] 以上の各実施例に示したよう に、 本発明によ り、 Τ F T基板の信頼性が著し く 向上し、 相互コンダクタ ン ス g mも 2 5 %〜 5 0 %向上し、 光利用率も 2 0 %以 上向上した。 またその製造に際し、 大幅に歩留を改善 するこ と ができた。 また、 Α β を局所的に陽極酸化す ることによ り配線抵抗を下げることができた。 また、 この T F T基板を用いた液晶表示パネルの信頼性が著 し く 向上した。 さ らにまた、 この液晶表示パネルを用 いた液晶表示装置の信頼性も著し く 向上した。
    权利要求:
    Claims^ 請求の範囲
    1 . 絶縁性基板上に配置された複数のゲー ト端子と、 これに電気的に接続する複数のゲー ト配線と、 該複数 のゲー ト配線と交差して配置された複数の信号配線と、 マ ト リ ク ス状に配置された複数個の薄膜トランジスタ と、 複数個の薄膜容量と を少なく とも有する薄膜トラ ンジスタ基板において、 該ゲー ト端子は少なく ともク ロム又はタ ンタルからなる層を有し、 該ゲー ト配線、 該薄膜ト ラ ンジスタ のゲー ト電極及び該薄膜容量よ り 構成されるゲー ト配線パターンは、 アルミ ニウム又は アルミ ニウムを主成分とする金属からなリ、 該ゲー ト 配線パタ ーンの表面の所望の部分は陽極酸化膜によ り 被覆されているこ と を特徴とする薄膜トラ ンジスタ基 板。
    2 . 請求項 1記載の薄膜卜ランジスタ基板において、 上記ゲー ト配線は、 上記ゲー ト端子の先端上部でそれ と接続する こ と を特徴とする薄膜トラ ンジスタ基板。
    3 . 請求項 2記載の薄膜トランジスタ基板において、 上記ゲー 卜配線の上記ゲー ト端子との接繞部は、 線幅 2 0 t m以下のス トライプ状のパターンであるこ と を 特徴とする薄膜トラ ンジスタ基板。
    4 . 請求項 1記載の薄膜卜ランジスタ基板において、 上記アルミ ニウムを主成分とする金属は、 アルミ ニゥ ムを主成分と し、 P d又は S i を含む金属である こ と を特徴とする薄膜トランジスタ基板。
    5 . 請求項 1記載の薄膜トランジスタ基板において、 上記薄膜ト ランジスタ を構成する半導体層が非晶質シ リ コンからな リ、 ゲー ト絶縁膜が上記陽極酸化膜と窒 化シリ コン膜とよ りなること を特徴とする薄膜トラン ジスタ基板。
    6 . 請求項 1記載の薄膜トランジスタ基板において、 上記陽極酸化膜は 1 1 0 O Aから 2 2 0 O Aの範囲の 厚さであること を特徴とする薄膜 トランジスタ基板。
    7 . 絶緣性基板と、 該絶緣性基板上に配置された複 数のゲー ト端子と、 該複数のゲー ト端子に電気的に接 続された複数のゲー 卜配線と、 該複数のゲー ト配線と 交差して配置された複数の信号配線と、 複数の薄膜 ト ランジスタ と、 複数の薄膜容量と を有する薄膜トラン ジスタ基板において、 上記ゲー ト配線及び上記薄膜 ト ランジスタ のゲー ト電極がアルミ ニゥム又はアルミ 二 ゥムを主成分とする金属からな り、 上記薄膜トランジ スタ のゲー ト維緣膜、 上記ゲー ト配線と上記信号配線 との交差部の絶縁膜及び上記薄膜容量を構成する誘電 体膜からなる群の少なく とも一つの膜は、 上記アルミ ニゥム又はアルミ ニウムを主成分とする金属の陽極酸 化膜を含む膜であ り、 該陽極酸化膜の膜厚は 1 1 0 0 から 2 2 0 O Aの範囲の厚みであるこ と を特徴とする 薄膜 卜ランジスタ基板。
    8. 請求項 7記載の薄膜 ト ランジスタ基板において、 上記ゲー ト端子はク ロムよ り なる層を含む導電体層か らなる こ と を特徴とする薄膜 ト ランジスタ基板。
    9. 請求項 7記載の薄膜 ト ラ ンジスタ基板において、 上記薄膜 トランジスタ のゲー ト絶緣膜は、 上記陽極酸 化膜及び該陽極酸化膜と異なる種類の絶緣膜の複合膜 である こ と を特徴とする薄膜 トラ ンジスタ基板。
    1 0. 請求項 9記載の薄膜 トランジスタ基板におい て、 上記異なる種類の絶緣膜が窒化シ リ コ ン膜でぁ リ、 その膜厚が 1 200から 2 0 0 0 Αの範囲である こ と を特徴とする薄膜 トラ ンジスタ基板。
    1 1. 請求項 9記載の薄膜 卜 ランジスタ基板におい て、 上記異なる種類の絶緣膜が酸化シ リ コ ン膜であ り、 その膜厚が 1 200から 2 0 0 0 Αの範囲である こ と を特徴とする薄膜 トラ ンジスタ基板。
    1 2. 請求項 7記載の薄膜 トランジスタ基板におい て、 上記薄膜 トランジスタ の活性層を構成する材料が 水素化非晶質シ リ コ ンである こ と を特徵とする薄膜 ト ランジスタ基板。
    1 3. 請求項 7記載の薄膜 トランジスタ基板におい て、 上記ゲー ト配線と上記信号配線との交差部の絶緣 膜が上記陽極酸化膜、 上記陽極酸化膜と異なる材質の 絶緣膜、 水素化非晶質シ リ コ ン膜からなる こ と を特徴 とする薄膜 トラ ンジスタ基板。
    14. 請求項 7記載の薄膜トランジスタ基板におい て、 上記薄膜容量を構成する誘電体膜が上記陽極酸化 膜、 上記陽極酸化膜と異なる材質の絶緣膜からなる こ と を特徴とする薄膜卜ランジスタ基板。
    1 5 · 請求項 7記載の薄膜卜ランジスタ基板におい て、 上記薄膜容量を構成する誘電体膜が上記陽極酸化 膜からなること を特徴とする薄膜ト ランジスタ基板。
    1 6. 請求項 7記載の薄膜 卜ランジスタ基板におい て、 上記ゲー ト配線は、 上記ゲー ト端子の先端上部で それと接続するこ と を特徴とする薄膜トラ ンジスタ基 板。
    1 7. 請求項 1 6記載の薄膜トランジスタ基板にお いて、 上記ゲー ト配線の上記ゲー ト端子との接続部は、 線幅 2 0 i m以下のス トライプ状のパターンであるこ と を特徴とする薄膜卜ランジスタ基板。
    1 8. 請求項 1 6記載の薄膜卜ランジスタ基板にお いて、 上記ゲー ト配線の上記ゲート端子との接続部は、 線幅 1 0 μ πι以下のス トライプ状のパターンであるこ と を特徴とする薄膜トランジスタ基板。
    1 9. 基板上に、 ク ロム又はタ ンタルよ りなるゲー ト端子を形成する第 1工程、 該ゲー ト端子と接続する ゲー ト配線、 薄膜トランジスタ のゲー ト電極及び薄膜 容量よ り構成されるゲー ト配線パターンをアルミ ニゥ ム又はアルミ ニウムを主成分とする金属によ リ形成す ίΊ
    る第 2工程、 少な く とも該ゲ一 卜端子及び該ゲー ト端 子と該ゲー ト配線との接続部をホ ト レジス トによ り被 覆する第 3工程及び該ゲー ト配線パターンを陽極酸化 し、 該ゲー ト配線パターンの所望の部分の表面を陽極 酸化膜とする第 4工程を少な く とも有する こ と を特徴 とする薄膜 トラ ンジスタ基板の製造方法。
    2 0 . 請求項 1 9記載の薄膜卜ラ ンジスタ基板の製 造方法において、 上記第 3工程は、 ホ ト レジス トの塗 布、 前熱処理、 露光、 後熱処理、 現像の工程を含むこ と を特徴とする薄膜トランジスタ基板の製造方法。
    2 1 . 請求項 1 9記載の薄膜トランジスタ基板の製 造方法において、 上記第 4工程は、 定鼋流で陽極酸化 を行なう工程と定電圧で陽極酸化を行なう工程を有す るこ と を特徴とする薄膜ト ランジスタ基板の製造方法。
    2 2 . 請求項 1 9記載の薄膜ト ランジスタ基板の製 造方法において、 上記ゲ一 卜配線パターンは、 それを 構成する各部分が所望の部分ごとに共通に接続され、 互いに接続しない 2以上のパターンであ り、 上記第 4 工程は各々のパターンごと に異なる電圧で陽極酸化を 行なう こと を特徴とする薄膜 トランジスタ基板の製造 方法。
    2 3 . 請求項 1 9記載の薄膜トランジスタ基板の製 造方法において、 上記第 4工程の後に、 陽極酸化膜を 2 0 0 °Cから 3 5 0 °Cの範囲の温度で熱処理する第 5 工程を有すること を特徴とする薄膜トランジスタ基板 の製造方法。
    24 . 請求項 1 9記載の薄膜トランジスタ基板の製 造方法において、 上記アルミ ニウムを主成分とする金 属は、 アルミ ニウムを主成分と し、 P d又は S i を含 む金属であるこ と を特徴とする薄膜トランジスタ基板 の製造方法。
    2 5. 請求項 1 9記載の薄膜 トランジスタ基板の製 造方法において、 上記第 4工程によ り表面に陽極酸化 膜が形成される所望の部分は、 少なく とも上記薄膜ト ランジスタ のゲー ト電極、 上記薄膜容量及び上記ゲー 卜配線の信号配線と交差する部分であるこ と を特徴と する薄膜トランジスタ基板の製造方法。
    2 6. 絶縁性基板上に、 少なく とも複数のゲー ト配 線と複数の薄膜トランジスタ のゲー ト電極と を含むパ ターンをアルミ ニウム又はアルミ ニウムを主成分とす る金属によ り形成し、 該アルミ ニウム又はアルミ ニゥ ムを主成分とする金属の所望の部分を陽極酸化して陽 極酸化膜とする薄膜トランジスタ基板の製造方法にお いて、 上記陽極酸化膜の膜厚は 1 1 0 0から 2 2 0 0 Aの範囲の厚みであ り、 上記陽極酸化は上記薄膜卜ラ ンジスタのゲー ト電極、 上記ゲー 卜配線の信号配線と の交差部、 薄膜容量の少なく ともいずれかのみに行な う こと を特徴とする薄膜 トランジスタ基板の製造方法。 ^ 9
    2 7 . 請求項 2 6記載の薄膜 トラ ンジスタ基板の製 造方法において、 上記ゲー ト配線はク ロムからなるゲ — ト端子と電気的に接続し、 上記陽極酸化は該ゲー ト 端子を通して電圧が印加されるこ と を特徴とする薄膜 卜ランジスタ基板の製造方法。
    2 8 . ( 1 ) 絶緣性基板上に配置され、 少なく とも ク ロム又はタンタルからなる層を有する複数のゲー ト 端子と、 これに電気的に接続する複数のゲー ト配線と、 該複数のゲー ト配線と交差して配置された複数の信号 配線と、 マ ト リ ク ス状に配置された複数個の薄膜 トラ ンジスタ と、 複数個の薄膜容量と を少なく とも有し、 該ゲー 卜配線、 該薄膜卜ランジスタのゲー ト電極及び 該薄膜容量よ リ構成されるゲー ト配線パターンは、 ァ ルミ ニゥム又はアルミ ニウムを生成分とする金属から な り、 該ゲー 卜配線パタ ーンの表面の所望の部分は陽 極酸化膜によ リ被覆されている薄膜 トランジスタ基板、
    ( 2 ) それに対向して配置された、 少なく とも対向電 極を持つ透光性基板及び （ 3 ) それらの間に配置され た液晶を有するこ と を特徴とする液晶表示パネル。
    2 9 . ( 1 ) 絶縁性基板と、 該絶緣性基板上に配置 された複数のゲー 卜端子と、 該複数のゲー ト端子に電 気的に接続された複数のゲー 卜配線と、 該複数のゲー ト配線と交差して配置された複数の信号配線と、 複数 の薄膜トランジスタ と、 複数の薄膜容量と を有し、 該 ゲー ト配線及び該薄膜トランジスタ のゲー ト電極がァ ルミ ニゥム又はアルミ ニウムを主成分とする金属から なリ、 該薄膜トランジスタ のゲー ト絶緣膜、 該ゲート 配線と該信号配線との交差部の絶縁膜及び該薄膜容量 を構成する誘電体膜からなる群の少なく とも一つの膜 は、 該アルミ ニウム又はアルミ ニウムを主成分とする 金属の陽極酸化膜を含む膜であ り、 該陽極酸化膜の膜 厚は 1 1 0 0 から 2 2 0 O Aの範囲の厚みである薄膜 トランジスタ基板、 （ 2 ) それに対向して配置された、 少なく とも対向電極を持つ透光性基板及び （ 3 ) それ らの間に配置された液晶を有するこ と を特徴とする液 晶表示パネル。
    3 0 . 絶縁性基板上にアルミ ニウム又はアルミ ニゥ ムを主成分とする金属を所望のパタ ーンに形成するェ 程と、 上記所望のパタ ーン上の所望の領域上に選択酸 化用マスク と してポジ型ホ ト レジス トパターンを形成 する工程と、 上記所望のパタ ーン上へ陽極酸化によつ て酸化アルミ ニウムを形成する工程と を少なく とも有 する陽極酸化方法において、 上記形成された酸化アル ミ ニゥムのパターンの輪郭線と上記所望のパターンと の間で形成される角度で、 アルミ ニウム又はアルミ 二 ゥ厶を主成分とする金属の露出している側の角度 6 は、 m単位で表わしたポジ型ホ ト レジス トの膜厚を丁と すると 7/
    Θ ≥ 1 1 0 - 2 0 Τ
    なる条件でポジ型ホ 卜 レジス 卜パターンを形成するこ と を特徴とする陽極酸化方法。
    3 1 . 請求項 3 0記載の陽極酸化方法において、 上 記ホ ト レジス トの膜厚を 以上と したこと を 特徴とする陽極酸化方法。
    3 2 . 請求項 3 0記載の陽極酸化方法において、 上 記ホ 卜 レジス トのポス トべーク温度を 1 1 0 °Cから 1 6 0 °Cの範囲と したこ と を特徴とする陽極酸化方法。
    3 3 . 請求項 3 0記載の陽極酸化方法において、 上 記ホ ト レジス トのポス トべーク時間を 5 から 4 0分の 範囲と したこ と を特徴する陽極酸化方法。
    3 4. 絶縁性基板上にアルミ ニウム又はアルミ ニゥ ムを主成分とする金属を所望のパタ ーンに形成するェ 程と、 上記所望のパターン上の所望の領域上に選択酸 化用マスク と してネガ型ホ ト レジス トパターンを形成 する工程と、 上記所望のパターン上へ陽極酸化によつ て酸化アルミ ニウムを形成する工程と を少な く とも有 する陽極酸化方法において、 上記形成された酸化アル ミ ニゥムのパターンの輪郭線と上記所望のパターンと の間で形成される角度で、 アルミ ニウム又はアルミ 二 ゥムを主成分とする金属の露出している側の角度 0 は、 9 0度よ り小さい条件でネガ型ホ ト レジス トパターン を形成する こ と を特徴とする陽極酸化方法。 7Z
    3 5 . 請求項 3 4記載の陽極酸化方法において、 上 記ホ ト レジス トの膜厚を 1 .5 /z m 以上と したこと を 特徴とする陽極酸化方法。
    3 6 . 請求項 3 4記載の陽極酸化方法において、 上 記ホ ト レジス トのポス トべーク温度を 1 1 0 °Cから 1 6 0 °Cの範囲と したこ と を特徴とする陽極酸化方法。
    3 7 . 請求項 3 4記載の陽極酸化方法において、 上 記ホ ト レジス トのポストべーク時間を 5 から 4 0分の 範囲と したこ と を特徴する陽極酸化方法。
    3 8 . ( 1 ) 絶縁性基板上に配置され、 少なく とも ク ロム又はタ ンタルからなる層を有する複数のゲー ト 端子と、 これに電気的に接続する複数のゲー ト配線と、 該複数のゲー ト配線と交差して配置された複数の信号 配線と、 マ ト リ クス状に配置された複数個の薄膜 トラ ンジスタ と、 複数個の薄膜容量と を少なく とも有し、 該ゲー ト配線、 該薄膜トランジスタ のゲー ト電極及び 該薄膜容量よ り構成されるゲー ト配線パターンは、 ァ ルミ ニゥム又はアルミ ニウムを主成分とする金属から なり、 該ゲー ト配線パタ ーンの表面の所望の部分は陽 極酸化膜によ り被覆されている薄膜卜ランジスタ基板 と、 それに対向して配置された、 少な く とも対向電極 を持つ透光性基板と、 それらの間に配置された液晶と を有する液晶表示パネル、 （ 2 ) 該液晶表示パネルに 映像信号を与えるための映像信号騸動回路、 （ 3 ) 該 ≥
    液晶表示パネルに走査信号を与えるための走査回路並 びに （4 ) 該映像信号騸動回路及ぴ該走査回路に液晶 表示パネル用の情報を与えるための制御回路を有する こと特徴とする液晶表示装置。
    3 9 . ( 1 ) 絶鎵性基板と、 該絶緣性基板上に配置 された複数のゲー ト端子と、 該複数のゲー ト端子に電 気的に接続された複数のゲー ト配線と、 該複数のゲー 卜配線と交差して配置された複数の信号配線と、 複数 の薄膜ト ランジスタ と、 複数の薄膜容量と を有し、 該 ゲー ト配線及び該薄膜 トランジスタのゲー ト電極がァ ルミ ニゥム又はアルミ ニウムを主成分とする金属から な り、 該薄膜トランジスタ のゲー ト絶縁膜、 該ゲー ト 配線と該信号配線との交差部の絶緣膜及ぴ該薄膜容量 を構成する誘電体膜からなる群の少なく とも一つの膜 は、 該アルミ ニウム又はアルミ ニウムを主成分とする 金属の陽極酸化膜を含む膜であ り、 該陽極酸化膜の膜 厚は 1 1 0 0から 2 2 0 0 Aの範囲の厚みである薄膜 トランジスタ基板と、 それに対向して配置された、 少 なく とも対向電極を持つ透光性基板と、 それらの間に 配置された液晶と を有する液晶表示パネル、 （ 2 ) 該 液晶表示パネルに映像信号を与えるための映像信号駆 動回路、 （ 3 ) 該液晶表示パネルに走査信号を与える ための走査回路並びに （4 ) 該映像信号跑動回路及び 該走査回路に液晶表示パネル用の情報を与えるための 7
    制御回路を有するこ と特徵とする液晶表示装置。
    类似技术:
    公开号 | 公开日 | 专利标题
    KR101905757B1|2018-10-10|에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
    US7978292B2|2011-07-12|Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
    US7986380B2|2011-07-26|Liquid crystal display of horizontal electric field applying type and fabricating method thereof
    US6642580B1|2003-11-04|Thin film transistor array substrate and manufacturing method thereof
    KR100212288B1|1999-08-02|액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
    US7022557B2|2006-04-04|Thin film transistor array substrate and manufacturing method thereof
    US6469769B2|2002-10-22|Manufacturing method of a liquid crystal display
    US8264652B2|2012-09-11|Liquid crystal display device with a data link connecting a data pad and data line
    US7768621B2|2010-08-03|Manufacturing method for a liquid crystal display
    KR100970669B1|2010-07-15|박막 트랜지스터 액정 디스플레이 어레이 기판 및 그제조방법
    JP3830593B2|2006-10-04|液晶表示装置の製造方法
    JP5026450B2|2012-09-12|液晶表示装置の製造方法
    US5402254A|1995-03-28|Liquid crystal display device with TFTS in which pixel electrodes are formed in the same plane as the gate electrodes with anodized oxide films before the deposition of silicon
    DE19758065C2|2002-04-18|Verfahren zur Herstellung eines aktiven Paneels für eine Flüssigkristallanzeigevorrichtung
    JP4619997B2|2011-01-26|液晶表示装置とその製造方法
    JP4856318B2|2012-01-18|液晶表示装置用薄膜トランジスタ基板及びその製造方法
    KR101339607B1|2013-12-10|표시장치용 기판 및 그 제조방법, 표시장치
    KR101201017B1|2012-11-13|액정 표시 장치 및 그 제조 방법
    JP3647542B2|2005-05-11|液晶表示装置
    US7027043B2|2006-04-11|Wiring substrate connected structure, and display device
    US7554119B2|2009-06-30|Active matrix substrate and its manufacturing method
    US8111363B2|2012-02-07|Liquid crystal display device and fabricating method thereof
    US6624864B1|2003-09-23|Liquid crystal display device, matrix array substrate, and method for manufacturing matrix array substrate
    KR100445791B1|2004-08-25|능동 매트릭스 기판 및 그의 제조방법
    KR100870701B1|2008-11-27|액정표시장치용 어레이기판과 그 제조방법
    同族专利:
    公开号 | 公开日
    JPH03232274A|1991-10-16|
    US5585290A|1996-12-17|
    JP2001059977A|2001-03-06|
    US5672523A|1997-09-30|
    KR950002420B1|1995-03-20|
    US5889573A|1999-03-30|
    US5359206A|1994-10-25|
    US5719408A|1998-02-17|
    JP3009438B2|2000-02-14|
    KR100193609B1|1999-06-15|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    JPS5722383B2|1974-05-20|1982-05-12|||
    JPS5781288A|1980-11-07|1982-05-21|Suwa Seikosha Kk|Liquid crystal display device|
    JPS5888784A|1981-11-24|1983-05-26|Suwa Seikosha Kk|Liquid crystal display element|
    JPS58125087A|1982-01-21|1983-07-25|Nippon Denshi Kogyo Shinko|Matrix type liquid crystal display|
    JPS61133662A|1984-12-03|1986-06-20|Canon Inc|Active matrix type thin film transistor substrate|
    JPS6235669A|1985-08-09|1987-02-16|Nec Corp|Thin film transistor matrix array panel and manufacture of the same|
    JPS6243012A|1985-08-20|1987-02-25|Matsushita Electric Ind Co Ltd|Etching of transparent conducting film|
    JPS62150858A|1985-12-25|1987-07-04|Hitachi Device Eng Co Ltd|Liquid crystal display element|
    JPH01152425A|1987-12-09|1989-06-14|Oki Electric Ind Co Ltd|Structure of external fetching terminal|US5422293A|1991-12-24|1995-06-06|Casio Computer Co., Ltd.|Method for manufacturing a TFT panel|
    US5830786A|1993-02-22|1998-11-03|Semiconductor Energy Laboratory Co., Ltd.|Process for fabricating electronic circuits with anodically oxidized scandium doped aluminum wiring|JPS6332154B2|1980-07-15|1988-06-28|Matsushita Electric Works Ltd||
    JPH0463588B2|1981-02-26|1992-10-12|Matsushita Electric Ind Co Ltd||
    JPS6219756B2|1981-03-31|1987-04-30|Hitachi Ltd||
    US4775549A|1984-12-19|1988-10-04|Matsushita Electric Industrial Co., Ltd.|Method of producing a substrate structure for a large size display panel and an apparatus for producing the substrate structure|
    US4885232A|1985-03-11|1989-12-05|Hoechst Celanese Corporation|High temperature post exposure baking treatment for positive photoresist compositions|
    JPS61241975A|1985-04-18|1986-10-28|Matsushita Electric Ind Co Ltd|Manufacture of field effect transistor|
    JPH0740101B2|1985-04-23|1995-05-01|旭硝子株式会社|薄膜トランジスタ|
    JPS6265468A|1985-09-18|1987-03-24|Toshiba Corp|Display device|
    JPS62115745A|1985-11-15|1987-05-27|Nec Corp|Manufacture of semiconductor device|
    DE3689843D1|1986-03-06|1994-06-23|Toshiba Kawasaki Kk|Steuerschaltung einer Flüssigkristallanzeige.|
    US5021320A|1986-10-02|1991-06-04|Hoechst Celanese Corporation|Polyamide containing the hexafluoroisopropylidene group with O-quinone diazide in positive working photoresist|
    JPH0691252B2|1986-11-27|1994-11-14|日本電気株式会社|薄膜トランジスタアレイ|
    US4905666A|1987-03-27|1990-03-06|Olympus Optical Co., Ltd.|Bending device for an endoscope|
    EP0288011A3|1987-04-20|1991-02-20|Hitachi, Ltd.|Liquid crystal display device and method of driving the same|
    US4918504A|1987-07-31|1990-04-17|Nippon Telegraph And Telephone Corporation|Active matrix cell|
    JP2786628B2|1987-10-15|1998-08-13|シャープ株式会社|液晶パネルの電極構造|
    JPH0569411B2|1988-02-04|1993-10-01|Seikosha Kk||
    JPH01217421A|1988-02-26|1989-08-31|Seikosha Co Ltd|Amorphous silicon thin film transistor array substrate and its production|
    KR970008455B1|1988-03-18|1997-05-24|Seiko Epson Corp|Thin film transistor|
    JPH01291467A|1988-05-19|1989-11-24|Toshiba Corp|Thin film transistor|
    JPH0213928A|1988-07-01|1990-01-18|Sharp Corp|Thin film transistor array|
    JPH0816756B2|1988-08-10|1996-02-21|シャープ株式会社|透過型アクティブマトリクス液晶表示装置|
    US4990460A|1989-01-27|1991-02-05|Nec Corporation|Fabrication method for thin film field effect transistor array suitable for liquid crystal display|
    US5142390A|1989-02-23|1992-08-25|Ricoh Company, Ltd.|MIM element with a doped hard carbon film|
    EP0400953A3|1989-05-31|1992-01-08|Seiko Epson Corporation|Input device|
    JP2558351B2|1989-06-29|1996-11-27|沖電気工業株式会社|アクティブマトリクス表示パネル|
    US5062690A|1989-06-30|1991-11-05|General Electric Company|Liquid crystal display with redundant FETS and redundant crossovers connected by laser-fusible links|
    US5153690A|1989-10-18|1992-10-06|Hitachi, Ltd.|Thin-film device|
    JP3830593B2|1995-12-28|2006-10-04|三星電子株式会社ＳａｍｓｕｎｇＥｌｅｃｔｒｏｎｉｃｓＣｏ．，Ｌｔｄ．|液晶表示装置の製造方法|US5677547A|1982-04-30|1997-10-14|Seiko Epson Corporation|Thin film transistor and display device including same|
    US6624450B1|1992-03-27|2003-09-23|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and method for forming the same|
    KR960001611B1|1991-03-06|1996-02-02|슌페이 야마자끼|절연 게이트형 전계 효과 반도체 장치 및 그 제작방법|
    JP3255942B2|1991-06-19|2002-02-12|株式会社半導体エネルギー研究所|逆スタガ薄膜トランジスタの作製方法|
    US5485019A|1992-02-05|1996-01-16|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and method for forming the same|
    US6979840B1|1991-09-25|2005-12-27|Semiconductor Energy Laboratory Co., Ltd.|Thin film transistors having anodized metal film between the gate wiring and drain wiring|
    JPH05165054A|1991-12-11|1993-06-29|Sharp Corp|アクティブマトリクス基板|
    US5576225A|1992-05-09|1996-11-19|Semiconductor Energy Laboratory Co., Ltd.|Method of forming electric circuit using anodic oxidation|
    JP3245959B2|1992-06-05|2002-01-15|松下電器産業株式会社|液晶画像表示装置の製造方法|
    JPH05341315A|1992-06-08|1993-12-24|Hitachi Ltd|薄膜トランジスタ基板、液晶表示パネルおよび液晶表示装置|
    US5441618A|1992-11-10|1995-08-15|Casio Computer Co., Ltd.|Anodizing apparatus and an anodizing method|
    US6313889B1|1993-03-04|2001-11-06|Samsung Electronics Co., Ltd.|Matrix-type display device capable of being repaired in pixel unit|
    TW425637B|1993-01-18|2001-03-11|Semiconductor Energy Lab|Method of fabricating mis semiconductor device|
    DE4448007B4|1993-03-04|2007-04-12|Samsung Electronics Co., Ltd., Suwon|Flüssigkristallanzeigeeinrichtung und Verfahren zu deren Herstellung|
    US5580800A|1993-03-22|1996-12-03|Semiconductor Energy Laboratory Co., Ltd.|Method of patterning aluminum containing group IIIb Element|
    JP2789293B2|1993-07-14|1998-08-20|株式会社半導体エネルギー研究所|半導体装置作製方法|
    US5719065A|1993-10-01|1998-02-17|Semiconductor Energy Laboratory Co., Ltd.|Method for manufacturing semiconductor device with removable spacers|
    JPH07146481A|1993-11-25|1995-06-06|Hitachi Ltd|液晶表示基板|
    JP3153065B2|1993-12-27|2001-04-03|株式会社半導体エネルギー研究所|半導体集積回路の電極の作製方法|
    US6433361B1|1994-04-29|2002-08-13|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor integrated circuit and method for forming the same|
    JP2755376B2|1994-06-03|1998-05-20|株式会社フロンテック|電気光学素子の製造方法|
    JP3312083B2|1994-06-13|2002-08-05|株式会社半導体エネルギー研究所|表示装置|
    JPH07335904A|1994-06-14|1995-12-22|Semiconductor Energy Lab Co Ltd|薄膜半導体集積回路|
    JPH0876141A|1994-09-07|1996-03-22|Hitachi Ltd|液晶表示基板|
    JP3105409B2|1994-10-24|2000-10-30|シャープ株式会社|金属配線基板および半導体装置およびそれらの製造方法|
    JP3494720B2|1994-11-01|2004-02-09|株式会社半導体エネルギー研究所|半導体装置及びその作製方法、ならびにアクティブマトリクス型の液晶ディスプレー及びイメージセンサー|
    JP2701763B2|1994-11-04|1998-01-21|日本電気株式会社|半導体装置およびその製造方法|
    JP3059487B2|1994-11-08|2000-07-04|シチズン時計株式会社|液晶表示装置|
    US5814529A|1995-01-17|1998-09-29|Semiconductor Energy Laboratory Co., Ltd.|Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor|
    US5985690A|1995-01-30|1999-11-16|Nec Corporation|Method of manufacturing contact image sensor|
    JPH08250743A|1995-03-07|1996-09-27|Semiconductor Energy Lab Co Ltd|半導体装置の作製方法|
    JPH08250746A|1995-03-13|1996-09-27|Semiconductor Energy Lab Co Ltd|半導体装置の作製方法|
    JP3474309B2|1995-03-24|2003-12-08|株式会社半導体エネルギー研究所|アクティブマトリクス型の液晶表示装置の作製方法|
    JPH08262479A|1995-03-28|1996-10-11|Dainippon Printing Co Ltd|撮影方法及び撮影装置|
    JP3315834B2|1995-05-31|2002-08-19|富士通株式会社|薄膜トランジスタマトリクス装置及びその製造方法|
    US6903007B1|1995-06-07|2005-06-07|Advanced Micro Devices, Inc.|Process for forming bottom anti-reflection coating for semiconductor fabrication photolithography which inhibits photoresist footing|
    JPH0951098A|1995-08-04|1997-02-18|Sharp Corp|薄膜トランジスタおよびその製造方法|
    US6266117B1|1995-09-14|2001-07-24|Hiatchi, Ltd|Active-matrix liquid crystal display|
    TW318261B|1995-09-21|1997-10-21|Handotai Energy Kenkyusho Kk||
    JP2865039B2|1995-12-26|1999-03-08|日本電気株式会社|薄膜トランジスタ基板の製造方法|
    USRE39211E1|1995-12-28|2006-08-01|Samsung Electronics Co., Ltd.|Method for manufacturing a liquid crystal display|
    JP3830593B2|1995-12-28|2006-10-04|三星電子株式会社ＳａｍｓｕｎｇＥｌｅｃｔｒｏｎｉｃｓＣｏ．，Ｌｔｄ．|液晶表示装置の製造方法|
    JP4179483B2|1996-02-13|2008-11-12|株式会社半導体エネルギー研究所|表示装置の作製方法|
    KR100213969B1|1996-03-15|1999-08-02|구자홍|액티브 매트릭스의 제조방법 및 구조|
    KR100188112B1|1996-03-15|1999-06-01|김광호|박막 트랜지스터 액정 표시 장치|
    KR100248123B1|1997-03-04|2000-03-15|구본준|박막트랜지스터및그의제조방법|
    JP3883641B2|1997-03-27|2007-02-21|株式会社半導体エネルギー研究所|コンタクト構造およびアクティブマトリクス型表示装置|
    KR100244447B1|1997-04-03|2000-02-01|구본준|액정 표시 장치 및 그 액정 표시 장치의 제조 방법|
    US6341005B1|1997-04-09|2002-01-22|Seiko Epson Corporation|Method for producing liquid crystal device with conductors arranged in a matrix|
    US6133075A|1997-04-25|2000-10-17|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and method of fabricating the same|
    US6154188A|1997-04-30|2000-11-28|Candescent Technologies Corporation|Integrated metallization for displays|
    JP3270361B2|1997-06-09|2002-04-02|日本電気株式会社|薄膜トランジスタアレイ及びその製造方法|
    JP4318768B2|1997-07-23|2009-08-26|株式会社半導体エネルギー研究所|半導体装置の作製方法|
    JP3907804B2|1997-10-06|2007-04-18|株式会社半導体エネルギー研究所|液晶表示装置|
    US6049365A|1998-05-07|2000-04-11|Mitsubishi Denki Kabushiki Kaisha|Liquid crystal displaying apparatus with a converter not exposed to liquid crystal|
    KR100590742B1|1998-05-11|2007-04-25|삼성전자주식회사|액정 표시 장치용 박막 트랜지스터 기판의 제조 방법|
    JP4017754B2|1998-07-07|2007-12-05|シャープ株式会社|液晶表示装置およびその製造方法|
    JP2000275663A|1999-03-26|2000-10-06|Hitachi Ltd|液晶表示装置とその製造方法|
    EP1041641B1|1999-03-26|2015-11-04|Semiconductor Energy Laboratory Co., Ltd.|A method for manufacturing an electrooptical device|
    US6469441B1|1999-06-29|2002-10-22|Lg Electronics Inc.|Plasma display panel having a metallic electrode with a wider end portion|
    JP4666723B2|1999-07-06|2011-04-06|株式会社半導体エネルギー研究所|半導体装置の作製方法|
    JP2001053283A|1999-08-12|2001-02-23|Semiconductor Energy Lab Co Ltd|半導体装置及びその作製方法|
    TW520453B|1999-12-27|2003-02-11|Seiko Epson Corp|A method to fabricate thin insulating films|
    KR100583979B1|2000-02-11|2006-05-26|엘지.필립스 엘시디 주식회사|액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치|
    JP4683688B2|2000-03-16|2011-05-18|株式会社半導体エネルギー研究所|液晶表示装置の作製方法|
    JP5276758B2|2000-05-13|2013-08-28|株式会社半導体エネルギー研究所|液晶表示装置の作製方法|
    TW497269B|2000-05-13|2002-08-01|Semiconductor Energy Lab|Manufacturing method of semiconductor device|
    JP4777500B2|2000-06-19|2011-09-21|三菱電機株式会社|アレイ基板およびそれを用いた表示装置ならびにアレイ基板の製造方法|
    TWI245957B|2000-08-09|2005-12-21|Hitachi Ltd|Active matrix display device|
    KR100777596B1|2000-12-30|2007-11-16|엘지.필립스 엘시디 주식회사|액정표시장치 및 그 제조방법|
    TW563142B|2001-07-12|2003-11-21|Hitachi Ltd|Thin film capacitor, and electronic circuit component|
    JP3939140B2|2001-12-03|2007-07-04|株式会社日立製作所|液晶表示装置|
    JP4360918B2|2002-03-20|2009-11-11|コーニンクレッカフィリップスエレクトロニクスエヌヴィ|アクティブマトリクスエレクトロルミネッセンス表示装置及びその製造方法|
    US7038239B2|2002-04-09|2006-05-02|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor element and display device using the same|
    JP3989761B2|2002-04-09|2007-10-10|株式会社半導体エネルギー研究所|半導体表示装置|
    JP3989763B2|2002-04-15|2007-10-10|株式会社半導体エネルギー研究所|半導体表示装置|
    KR100968496B1|2002-04-15|2010-07-07|가부시키가이샤 한도오따이 에네루기 켄큐쇼|표시장치 및 그 제조방법|
    US7256421B2|2002-05-17|2007-08-14|Semiconductor Energy Laboratory, Co., Ltd.|Display device having a structure for preventing the deterioration of a light emitting device|
    KR100484950B1|2002-10-31|2005-04-22|엘지.필립스 엘시디 주식회사|액정표시장치 및 그 제조방법|
    KR100947532B1|2003-05-07|2010-03-12|삼성전자주식회사|평판 표시 장치|
    US7105896B2|2003-07-22|2006-09-12|Nec Lcd Technologies, Ltd.|Thin film transistor circuit device, production method thereof and liquid crystal display using the think film transistor circuit device|
    US7557373B2|2004-03-30|2009-07-07|Toshiba Matsushita Display Technology Co., Ltd.|Thin-film transistor substrate including pixel regions where gate electrode lines are arrayed on an insulating substrate, and display therewith|
    KR100698062B1|2004-04-01|2007-03-23|엘지.필립스 엘시디 주식회사|액정표시소자 및 그 제조방법|
    WO2006076005A1|2005-01-12|2006-07-20|Boc, Inc.|System for cleaning a surface using cryogenic aerosol and fluid reactant|
    CN100381925C|2005-03-11|2008-04-16|友达光电股份有限公司|一种液晶显示装置及其下基板的制造方法|
    US20070089761A1|2005-10-21|2007-04-26|Souvik Banerjee|Non-plasma method of removing photoresist from a substrate|
    JP4565573B2|2006-09-07|2010-10-20|株式会社フューチャービジョン|液晶表示パネルの製造方法|
    EP2183781B1|2007-06-28|2012-10-24|3M Innovative Properties Company|Method for forming gate structures|
    US8456586B2|2009-06-11|2013-06-04|Apple Inc.|Portable computer display structures|
    US8408780B2|2009-11-03|2013-04-02|Apple Inc.|Portable computer housing with integral display|
    US8743309B2|2009-11-10|2014-06-03|Apple Inc.|Methods for fabricating display structures|
    US8195335B2|2010-01-12|2012-06-05|Honeywell International Inc.|Economizer control|
    US9097432B2|2010-01-12|2015-08-04|Honeywell International Inc.|Economizer control|
    US9035673B2|2010-01-25|2015-05-19|Palo Alto Research Center Incorporated|Method of in-process intralayer yield detection, interlayer shunt detection and correction|
    JP2011186216A|2010-03-09|2011-09-22|Hitachi Displays Ltd|液晶表示装置及びその製造方法|
    WO2011125803A1|2010-03-31|2011-10-13|株式会社神戸製鋼所|配線構造|
    JP5433487B2|2010-04-12|2014-03-05|株式会社神戸製鋼所|配線構造|
    US8918218B2|2010-04-21|2014-12-23|Honeywell International Inc.|Demand control ventilation system with remote monitoring|
    US9500382B2|2010-04-21|2016-11-22|Honeywell International Inc.|Automatic calibration of a demand control ventilation system|
    US9255720B2|2010-04-21|2016-02-09|Honeywell International Inc.|Demand control ventilation system with commissioning and checkout sequence control|
    US8364318B2|2010-04-21|2013-01-29|Honeywell International Inc.|Demand control ventilation with fan speed control|
    US8719720B2|2010-09-24|2014-05-06|Honeywell International Inc.|Economizer controller plug and play system recognition with automatic user interface population|
    US10018370B2|2010-09-24|2018-07-10|Honeywell International Inc.|Economizer/DCV controller with manual sensor calibration|
    US8583187B2|2010-10-06|2013-11-12|Apple Inc.|Shielding structures for wireless electronic devices with displays|
    US8467177B2|2010-10-29|2013-06-18|Apple Inc.|Displays with polarizer windows and opaque masking layers for electronic devices|
    US9143668B2|2010-10-29|2015-09-22|Apple Inc.|Camera lens structures and display structures for electronic devices|
    TW201314389A|2011-09-29|2013-04-01|Wistron Corp|感光性間隙物及液晶顯示器的製作方法與陣列基板|
    CN102522429A|2011-12-28|2012-06-27|华南理工大学|一种基于金属氧化物的薄膜晶体管及其制备方法和应用|
    JP5681930B2|2013-12-17|2015-03-11|株式会社ジャパンディスプレイ|表示装置及び薄膜トランジスタ基板|
    US10060642B2|2014-10-22|2018-08-28|Honeywell International Inc.|Damper fault detection|
    US9845963B2|2014-10-31|2017-12-19|Honeywell International Inc.|Economizer having damper modulation|
    CN105355604B|2015-10-12|2018-04-20|深超光电（深圳）有限公司|薄膜晶体管阵列基板|
    WO2019108866A1|2017-12-03|2019-06-06|Natureworks Llc|Polylactic resin compositions for paperboard coating and paperboard coating processes using the compositions|
    WO2019152264A1|2018-02-02|2019-08-08|Natureworks Llc|Hyperbranched polylactide resin compositions|
    法律状态:
    1991-03-07| AK| Designated states|Kind code of ref document: A1 Designated state(s): KR US |
    1996-07-08| WWE| Wipo information: entry into national phase|Ref document number: 1019960703680 Country of ref document: KR |
    优先权:
    申请号 | 申请日 | 专利标题
    JP1/207792||1989-08-14||
    JP20779289||1989-08-14||
    JP1/302122||1989-11-22||
    JP30212289||1989-11-22||
    JP1/302120||1989-11-22||
    JP30212089||1989-11-22||US07/674,328| US5359206A|1989-08-14|1990-08-13|Thin film transistor substrate, liquid crystal display panel and liquid crystal display equipment|
    KR1019960703680A| KR100193609B1|1989-08-14|1990-08-13|양극산화방법|
    US08/158,219| US5585290A|1989-08-14|1993-11-29|Method of manufacturing a thin film transistor substrate|
    [返回顶部]